关于有源晶振的坑

    之前没有设计过数字电路,对数字电路的一些情形并不是很熟悉,这次在设计RP2040核心板的时候碰到了一个坑。在设计起振线路的时候,出于对稳定性的考虑,选择了有源晶振,有源晶振通常有4个脚,PIN2一般是接地,PIN3是输出,PIN4是接VCC,这三个脚没有任何异议,但是第一脚,非常麻烦。

    因为第一脚没有明确的规定,不同的厂家附加的功能太多了,有启动开关,三态开关,AFC等各种功能,前段时间买了一些凯越翔的K3A120003.310,12Mhz的有源晶振,参考它的datasheet,对引脚的标注如下:

    PIN1写的是AFC or GND,我在设计PCB的时候就将PIN1接到了GND,当时并没有多想,因为pdf非常简陋,只有很简单的一些数据,关于PIN1并没有任何其他的文字描述。板子回来后焊接完所有原件,接到电脑上的时候,发现核心板并没有工作,接到电脑之后没有任何反应。我还以为是焊接问题导致的短路什么的,仔细检查了一下外观,没有明显的连锡,于是接电用万用表测量,USB 5V供电没问题,3.3V的LDO输出没有问题,核心的1.1V供电也没有任何问题。也没有短路的现象,排除了焊接引起的短接问题。测量晶振的时候,3.3V供电没问题,输出1.5V也没有问题(万用表无法测量频率),当时非常的疑惑,这个核心板的设计并不复杂,甚至可以说非常简单,就是USB,LDO加MCU和NOR Flash,没有复杂的外围设计。

    和朋友讨论的时候,他提醒我测一下晶振,看是不是晶振损坏了,因为晶振很容易坏,于是我用示波器测量晶振的输出脚,这一测发现了大问题,晶振的输出就是1.5V一根直线,并没有起振。先怀疑是晶振损坏,连续换了两个晶振,换的时候非常小心,可以排除是晶振的问题之后,问题依旧, 朋友看完工程后提示我,晶振的第一脚一般都悬空或则接高电平,基本没有看到过接地的。我这才反应过来,可能是PIN1接地导致无法起振。于是我将晶振取下,清理干净焊盘,把PIN1位置用高温胶布贴住,重新把晶振焊上,再次测试,这次电脑顺利的识别到了RP2040,打开Arduino,打开Blind那个例程,编译上传运行,一次性的顺利搞定。

RP2040

    有源晶振的问题还是第一次碰到,以后就有经验了,PIN1直接悬空,换任何其他晶振如果需要接高电平只需要搭一根铜丝到PIN4即可。除非有特殊的设计,这样就可以解决绝大部分问题。

资源下载链接为: https://pan.quark.cn/s/3d8e22c21839 随着 Web UI 框架(如 EasyUI、JqueryUI、Ext、DWZ 等)的不断发展与成熟,系统界面的统一化设计逐渐成为可能,同时代码生成器也能够生成符合统一规范的界面。在这种背景下,“代码生成 + 手工合并”的半智能开发模式正逐渐成为新的开发趋势。通过代码生成器,单表数据模型以及一对多数据模型的增删改查功能可以被直接生成并投入使用,这能够有效节省大约 80% 的开发工作量,从而显著提升开发效率。 JEECG(J2EE Code Generation)是一款基于代码生成器的智能开发平台。它引领了一种全新的开发模式,即从在线编码(Online Coding)到代码生成器生成代码,再到手工合并(Merge)的智能开发流程。该平台能够帮助开发者解决 Java 项目中大约 90% 的重复性工作,让开发者可以将更多的精力集中在业务逻辑的实现上。它不仅能够快速提高开发效率,帮助公司节省大量的人力成本,同时也保持了开发的灵活性。 JEECG 的核心宗旨是:对于简单的功能,可以通过在线编码配置来实现;对于复杂的功能,则利用代码生成器生成代码后,再进行手工合并;对于复杂的流程业务,采用表单自定义的方式进行处理,而业务流程则通过工作流来实现,并且可以扩展出任务接口,供开发者编写具体的业务逻辑。通过这种方式,JEECG 实现了流程任务节点和任务接口的灵活配置,既保证了开发的高效性,又兼顾了项目的灵活性和可扩展性。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值