Lattice Certus_PRO SerDes clk时钟描述

MPCS Quad Clock细节

来自channel 0 的tx_pcs_clk和rx_pcs_clk连接上Quad Common模块并且作为MPCS Quad的输出时钟。tx_pcs_clk[0]和rx_pcs_clk[0]进入到Quad Common模块后连接到四个Quad内的channel。channel 2 的时钟tx_pcs_clk[2]和rx_pcs_clk[2]只能通过Quad Common连接到channel 2和channel3，其他两个channel 是连不到的。

tx_lalign_clk_out：这个clock是用于lane对齐的时钟，可以跨Quad对齐。当我们SerDes使用超过4条lanes的时候会用到这个时钟驱动多个Quad的tx_lalign_clk时钟树。这个时钟只能来自于channel 0； 

rx_lalign_clk_out：这个clock是用于lane对齐的时钟，可以跨Quad对齐。当我们SerDes使用超过4条lanes的时候会用到这个时钟驱动多个Quad的rx_lalign_clk时钟树。这个时钟只能来自于channel 0；

tx_lalign_clk_in：这个就是作为不同Quad之间同步的时钟，比如我上面的out时钟就可以作为另一个Quad的输入时钟;

单Quad的话就是自出自进咯