VCS建立仿真生成DVE波形

最新推荐文章于 2025-06-08 11:36:04 发布

原创最新推荐文章于 2025-06-08 11:36:04 发布 · 9.8k 阅读

34 ·

CC 4.0 BY-SA版权

UVM 专栏收录该内容

3 篇文章

订阅专栏

本文介绍在Linux csh环境下，使用VCS64bit对一个简单的Verilog计数器模型进行仿真的过程。首先，在testbench中加入初始化语句以启动仿真，并通过vcs命令编译设计文件。接着，运行仿真生成vpd格式波形文件，并使用dve工具查看仿真结果。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

一、环境与文件

Linux平台  csh环境
VCS 64bit
代码文件请参考《一个简单的Verilog计数器模型》

二、开始仿真

1、compiler

首先在testbench中加入如下语句：

initial begin
$vcdpluson;
end

命令调用vcs

vcs -full64 -f file.f -debug_pp +vcd+vcdpluson

参数解释

file.f 是你的设计文件索引

  save image

+vcd+vcdpluson产生Synopsys的波形文件之一vpd格式的波形文件

2、simulate

./simv

生成名为vcdpluson.vpd的文件

3、使用dve查看波形

dve –vpd vcdpluson.vpd

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

didazhang

关注关注

7
点赞
踩
34

收藏

觉得还不错? 一键收藏
2
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

专栏目录

VCS仿真教程(一)：Verilog+波形+Makefile

11-21

3万+

目录Verilog文件VCS仿真DVE查看波形利用Makefile自动化仿真本博文主要讲述怎么通过vcs仿真verilog文件并且查看波形，以及通过一个简单的makefile脚本帮助我们自动化操作。EDA软件大家可以从这里下载EDA软件 Verilog文件 RTL文件：命名为add.v //一个简单的加法器 module add ( input [20:0] A , input signed [17:0] B , output signed [22:0] C); wire

VCS+dve+verdi仿真

weixin_38055514的博客

03-15

7858

version1.0 VCS使用步骤（按部就班法）： 1. 编写.v文件。以计数器为例。 counter.v文件 counter_tb.v文件 2. 终端输入 vcs -full64 counter.v counter_tb.v -debug_all -full64是64位linux操作系统，这里可以将vcs -full64写入环境变量中，用vcs代替。 -debug_all用于产生debug所需的文件。 1）debug：只打开一点 2）debug_all：全部打开 3）deb

2 条评论您还未登录，请先登录后发表或查看评论

VCS产生vpd波形文件

sunshinelifes的博客

05-25

9371

1.首先有个简单的.v文件和._tb.v 文件，然后在tb文件中加入 module fenpin( input clk, input rsr_n, input [7:0] div_num, output reg clk_out ); always@(posedge clk or negedge rst_n) if(!rst_n) cnt<=0; else if(cnt<d...

深入理解Synopsys VCS：HDL编译器与仿真器全面介绍

热门推荐

cy413026的博客

10-23

2万+

vcs -sverilog +v2k +plusarg_save -ntb_opts uvm-1.1 \ -f XXX/lib/vcs.f \ +define+ASSERT_ON \ -cm assert +define+COVER_ON \ +define+XXX \ +nospecify +lint=TFIPC-L +notimingcheck -debug_acc -j4 \ -XgenLo...

使用VCS 仿真后，通过DVE 观察波形，多维数据显示not load问题及解决方案

qq_32404185的博客

08-19

4031

版权声明：本文为优快云博主「Silent_Majority」的原创文章，遵循CC 4.0 by-sa版权协议，转载请附上原文出处链接及本声明。原文链接：https://blog.youkuaiyun.com/Silent_Majority/article/details/72830191 使用VCS 仿真后，通过DVE 观察波形，多维数据显示not load问题及解决方案问题描述：在用V...

vcs 仿真dump出波形

行则终至

08-09

6494

Verdi

vcs跑仿真生成vcd文件

03-15

而引用[3]提到VCS生成DVE波形，但用户的问题是关于VCD的，所以可能需要不同的选项。另外，引用[5]提到仿真时可能遇到无法确定输出来源的问题，所以在生成VCD时可能需要关注信号的选择，避免产生过大的文件。引用[4...

VCS DVE中文指导手册

04-17

VCS DVE是一款数字验证环境软件，它支持SystemVerilog、硬件描述语言VHDL以及SystemC和C/C++代码的仿真。VCS DVE中文指导手册主要面向入门者，提供了系统的学习资源，使得初学者能够快速上手使用DVE进行仿真工作。 ...

dve 二维数组信号显示波形_VCS-DVE

weixin_39846378的博客

03-04

1856

下面开始进行VCS仿真。VCS要使用图形化界面dve，必须得先编译得到vpd文件，才能dve看波形。首先是编译verilog文件。主要命令如下vcs verilog文件 [-y 搜索路径 +libext+.v -debug_all –ncli]其中 []中的选项是可选的。-y 搜索路径是指定编译的verilog代码在什么路径下+libext+.v 是指该路径下所有的后缀为.v的文件-debug_a...

如何用vcs输出fsdb格式的波形

笨蛋大乌龟的博客

05-04

3414

转载：如何用vcs输出fsdb格式的波形 - 尚码园 (shangmayuan.com) 因为Verdi只能查看fsdb格式的波形，而vcs能够生成供DVE查看的vpd格式波形，若是想要输出fsdb格式的波形，咱们就要额外在testbench中加入两个函数，而且用相应的命令进行编译。函数 1.首先了解一些vcs的经常使用命令：debug -cm line|cond|fsm|tgl|obc|path 　设定coverage的方式 +define+macro=value+ 　　　　　预编译宏定义 -f f

数字IC设计随笔之六（DVE中波形数据alias显示）

ic疾风传

11-14

1509

Synopsis DVE波形中信号别名的显示方法，便于状态机查看和指令译码的调试

Makefile + vcs + dve

xu61615006的博客

03-26

331

vcs仿真Makefile

VCS(DVE)调试

weixin_44381276的博客

02-05

8205

VCS Debugging Debug visibility(可见度) $display 打印格式化信息到窗口（display显示active region的信息, 变量在赋值之前的值） $storbe 类似于display，除了打印将延迟，直到当前时间步中的所有事件都已执行 $monitor 监视信号列表，当列表中信号发生改变时打印格式化信息（monitor显示monitor region的信息，变量赋值之后的值） $time 以64位整数的形式返

VCS + DVE +VERDI

freddiemore的博客

04-25

485

dump -add ./* (发现其实不需要)

仿真波形截取

如切如磋，如琢如磨。

06-27

5338

vcs仿真完成，对于生成的波形，截图其中一段，命令如下： fsdbextract source.fsdb -bt 10000ns -et 20000ns -o output.fsdb 上面命令中，source.fsdb是原始波形文件，10000ns 和 20000ns是截取波形的开始时间点与结束时间点，otuput.fsdb是截取出来的波形文件名。 ...

VCS and DVE user guide

IC_SOC_ARM

06-16

6580

Compile: -f Specifies a file that contains a list of pathnames to source files and compile-time options. # vcs -R -gui -f Intro_Top.vcs # vim Intro_Top.vcs ./TestBench.v ./Int