NAND FLASH (1 .结构分析)

我这边用的是 K9F1208U0M  SAMSUNG的芯片   64M *8bit  这款nandflash 总共512Mbit +额外的16Mbit

结构分析: 512Mbit 分成 128K pages , 每页528个柱块.  其中额外的16个柱是NO.512-527.即528个8bit寄存器. 一个块(block)=32pages , so 一个芯片有4096个block

其中每个page 分成1st half page  & 2nd half page ( 256bytes+256bytes) command set 里面会提到这个,专门针对*8的芯片)

即公式 1 device= 528bytes*32pages*4096blocks=528Mbit

命令,地址,数据共用io线. 64Mbyte寻址需要26位地址(8位情况)  内存空间再次被分为4个部分, 成为plane(16Mbytes)在一个plane里面不同页直接读取数据不需要 清理? 外部buff memory.??谁来解答一下

芯片还包括一个Block 大小的 OTP,主要用来防盗等功能.

please check  table 1 command sets,and  remember the commond.

note: 1 当给了命令01H, 来读写2nd half page的registers, 那么在下一个周期, 状态指针会自动改到1st half regester

        2  true 只能用在同一plane的操作中,  , dummy 能用在多plane操作

明天继续

怎么保存了草稿,今天早上还是草稿, 只能重发一次, 中途保存不能选择草稿.