Makefile 中定义变量方法

原创已于 2022-02-26 09:20:36 修改 · 391 阅读

0 ·

CC 4.0 BY-SA版权

文章标签：

#linux #运维 #服务器

于 2022-02-26 09:14:16 首次发布

本文揭示了在Makefile中定义变量时遇到的难题，重点讲述如何解决sed表达式转义问题，以及何时使用$(shellecho)而非$(echo)。通过实例解析官方文档，助你掌握Makefile中的自动变量使用窍门。

Makefile 坑

使用Makefile 定义变量，发现在shell中执行正常，但写到Makefile不执行。

# echo `pwd`
# /data/generate-alpha-v1.0.2 想取的 -alpha-v1.0.2
PWD_RESULT=$(echo `pwd` | sed -E 's/\/generate(.*)$/\1/')

报错，执行出来结果是\1

解决办法

里面存在两个错误

sed 里面的表达式没有转义，$ 结尾应该写 $$
直接当做shell里面使用，$(echo pwd) 应该写成 $(shell echo pwd)

PWD_RESULT=$(shell echo `pwd` | sed -E 's/\/generate(.*)$$/\1/')

官方文档

https://makefiletutorial.com/#automatic-variables

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

用户昵称不能为空

关注关注

1
点赞
踩
0

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

makefile变量使用及其条件判断

08-03

Makefile 支持嵌套变量，即在定义变量时可以使用其他变量。有两种方式定义这样的值： 1. 使用等号"="，这允许变量的值在文件的任何位置定义，甚至引用后面的变量。但这种做法可能导致递归定义问题，比如`A = $(B)`...

makefile中的变量

03-06

假设定义变量`objects`来保存所有`.o`文件的列表： ```makefile objects = program.o foo.o utils.o program: $(objects) cc -o program $(objects) ``` 在此例中，`$(objects)`在目标和命令中被其值`program.o foo...

参与评论您还未登录，请先登录后发表或查看评论

Makefile 基础（一） —— 自定义变量、预定义变量、自动变量

challenglistic的博客

11-18

4682

Makefile 基础（一） —— 自定义变量、预定义变量、自动变量

MakeFile中的变量定义

热门推荐

wubin1124的专栏

07-10

2万+

一般在我们书写Makefile时，各部分变量引用的格式我们建议如下：1. make变量（Makefile中定义的或者是make的环境变量）的引用使用“$(VAR)”格式。2. 出现在规则命令行中shell变量（一般为执行命令过程中的临时变量，它不属于Makefile变量，而是一个shell变量）引用使用shell的“$tmp”格式。3. 对出现在命令行中的make变量我们同样使用“$(C

Makefile文件编写(五)☞变量

学无止尽，谨言慎行！

03-10

600

参考：Makefile教程:Makefile文件编写1天入门本系列是在参考前辈们的博文基础上，加入自己的经验及感悟整理出来，在此非常感谢前辈们的付出！注：此系列博文主要用于自我研究学习使用及记录自我开发经历。变量对于我们来说是不陌生的，在学习各种编程语言时会经常用到。就拿C语言来说，变量的使用是十分常见的，变量可以用来保存一个值或者是使用变量进行运算操作。Makefile 中的变量也是这样，我们可以利用它来表示某些多处使用而又可能发生变化的内容，不仅可以节省重复修改的工作，还可以避免遗漏。变量的定义

Makefile中自定义变量

Tim

05-17

1507

$@ 表示规则中的目标文件集。在模式规则中，如果有多个目标，那么，"$@"就是匹配于目标中模式定义的集合。 $% 仅当目标是函数库文件中，表示规则中的目标成员名。例如，如果一个目标是"foo.a(bar.o)"，那么，"$%"就是"bar.o"，"$@"就是"foo.a"。如果目标不是函数库文件（Unix下是[.a]，Windows下是[.lib]），那么，其值为空。

Makefile中的变量

benpaodexiaotu的博客

07-29

5479

在Makefile中使用变量有点类似与C语言中的宏定义，使用该变量相当于内容替换，使用变量可以使Makefile易于维护，修改内容变得简单。

Makefile 函数中变量未生效问题小记

zzzzls 的博客

04-26

1684

文章目录问题原因解决问题遇到了一个奇怪的问题，特此记录。变量在 Make 函数中似乎未生效，如下： pwd := $$PWD test: echo ${subst /,//,${pwd}} 结果如下： >>> make test echo $PWD /Users/zzzzls/Deskto 可以看到 subst 函数似乎完全没有任何效果！原因感谢 Stack overflow，原文如下：Makefile subst variable not affected? 原文

Makefile中的变量和shell变量

鸟欲高飞先振翅，人求上进先读书

01-12

2703

我们在写makefile时多多少少会用到shell脚本，对于变量的在shell中的使用有一些要注意的细节。让我们从一个简单的makefile来看看。注意makefile中一定要有一个目标，且一定要有一个终极目标，若想要有多个目标应该设立一个伪目标。如下：all: hello hello2 hello3hello: hello.c gcc .... hello2: hello2.c

Makefile编写2--使用变量，函数

最新发布

weixin_42198851的博客

08-30

1469

如果有变量是通常 make的命令行参数设置的，那么 Makefile中对这个变量的赋值会被忽略。如果你想在 Makefile 中设置这类参数的值，那么，你可以使用“override”指示符。中的单词（单词以“空格”、“Tab”或“回车”“换行”分隔）是否符合模式，如果匹配的话，则以替换。其格式是“$(var:a=b)”或是“${var:a=b}”，其意思是，把变量“var”中所有以“a”字串“结尾。模式变量的好处就是，我们可以给定一种“模式”，可以把变量定义在符合这种模式的所有目标上。

Makefile中变量的定义及使用

Corlin Blog

04-30

1万+

Makefile中变量的定义及使用CC := gcc TAGRET := hello.out $(TARGET): func.o main.o $(CC) -o $(TARGET) func.O 上述Makefile中第一二行依次定义了变量CC、TARGET,第四五行引用了这两个变量,引用变量采用"$(变量名)"或者"${变量名}"的形式。Makefile中的变量只能是字符串类型。Ma...

Makefile的变量

picassocao的博客

01-20

1366

Makefile 也支持变量定义，变量的定义也让的我们的 Makefile 更加简化，可复用。我们分析一下上面简化过的 Makefile，第一行是注释，Makefile 的注释采用‘#’，而且不支持像 C 语言中的多行注释。第二行我们定义了变量 OBJ，并赋值字符串”main.o，add.o，sub.o“。其中第三，四，十三行，使用这个变量。这样用到用一个字符串的地方直接调用这个变量，无需重复写一大段字符串。Makefile 除了使用‘=’进行赋值，还有其他赋值方式，比如‘:=’和‘?

GNU make中文手册－第六章：Makefile中的变量

07-31

859

GNU make中文手册－第六章：Makefile中的变量关键词： GNU make中文手册－第六章：Ma 第六章：Makefile中的变量----------------------------------------------

makefile变量的定义

qwaszx523的博客

09-22

1252

一、变量名 Makefile变量名是不包括":"、"#"、"="、前置空白和尾空白的任何字符串。（1）变量名最好由字母、数字和下划线组成尽管在GNU make中没有对变量的命名有其它的限制，但是字母、数字和下划线以外的字符可能会在make的后续版本中被赋予特殊的含义。（2）变量名大小写敏感（3）变量名中可以包含函数或者其它变量的引用（4）变量的值在长度上没有限制。值较长时可以

Makefile中变量的定义

sinat_40696861的博客

11-20

638

定义变量有两种形式：第一种，使用:=：CXX := g++第二种，使用define：define mk-objdir @bash -c "if [ ! -e $(OBJDIR) ]; then mkdir -p $(OBJDIR); fi" endefdefine build-depends $(mk-objdir) @echo "Building dependenc

Makefile中变量的定义及赋值

十三阿哥的博客

03-18

2260

变量的名称=值列表Makefile 中的变量的使用其实非常的简单，因为它并没有像其它语言那样定义变量的时候需要使用数据类型。变量的名称可以由大小写字母、阿拉伯数字和下划线构成。等号左右的空白符没有明确的要求，因为在执行 make 的时候多余的空白符会被自动的删除。至于值列表，既可以是零项，又可以是一项或者是多项。调用变量的时候可以用或者是来替换，这就是变量的引用。这就是引用变量后的 Makefile 的编写，比我们之前的编写方式要简单的多。

makefile的中变量

u013925378的博客

04-27

1674

1.定义命令包如果Makefile中出现一些相同命令序列，可以为这些相同的命令序列定义一个变量。定义这种命令序列的语法以“define”开始，以“endef”结束，如： define run-yacc yacc $(firstword $^) mv y.tab.c $@ endef 这里，“run-yacc”是这个命令包的名字，其不要和Makefile中

Makefile中的变量（定义/引用/赋值、自动化变量、替换引用、嵌套引用）

主要记录嵌入式学习与开发过程。

07-06

4131

以下内容源于C语言中文网的学习与整理，非原创，如有侵权请告知删除。

makefile常用的自定义变量

qq_24629659的博客

09-14

185

makefile常用的自定义变量

Makefile之使用变量

NickDeCodes的博客

10-16

589

define指令用于设置变量的值，其语法特殊，允许在值中包含换行符，这对于定义一系列命令和用于eval函数的 Makefile 语法段非常方便。define指令与其他变量定义的工作方式基本相同，只是其语法略有不同。definevalueendef在同一行上，define指令后面跟着被定义的变量名称和（可选的）赋值运算符，然后是换行。变量的值出现在接下来的行中。变量值的结束由一行仅包含单词 “endef” 标志。除了语法上的不同之外，define的工作原理与其他变量定义方式相同。