DDR各代差异

技术代际	推出年份	核心新增技术	技术作用	性能/功耗提升
DDR1	2000	① 双边沿数据传输（DDR架构）	首次实现时钟双沿传输数据，比SDRAM带宽提升100%	带宽：比SDRAM提升100%
		② TSOP封装		功耗：2.5V（高于SDRAM）
		③ 2位预取（2n Prefetch）
DDR2	2003	① 4位预取（4n Prefetch）	预取位宽翻倍，降低高速信号反射，优化多芯片同步	带宽：比DDR1提升100%
		② FBGA封装		功耗：1.8V（降30%）
		③ ODT（片上终端匹配）
		④ 突发长度8（BL8）
DDR3	2007	① 8位预取（8n Prefetch）	预取位宽再翻倍，引入精细化功耗管理，支持内存局部刷新	带宽：比DDR2提升100%
		② 1.5V低电压		功耗：降20%（1.5V）
		③ 温度补偿自刷新（TCAR）
		④ 部分阵列自刷新（PASR）
DDR4	2014	① Bank Group架构	多Bank并行操作提升吞吐量，信号完整性优化，支持更大容量单条内存	带宽：比DDR3提升50%
		② 1.2V超低电压		功耗：降20%（1.2V）
		③ DBI（数据总线反转）
		④ 16bit ECC校验
		⑤ 堆叠封装（Die Stacking）
DDR5	2020	① 16位预取（16n Prefetch）	预取位宽翻倍+双列并行架构，电源管理芯片化，原生支持纠错和热管理	带宽：比DDR4提升25%
		② 双列Bank（Two-channel Subsystem）		功耗：降8%（1.1V）
		③ PMIC（电源管理芯片内置）
		④ On-Die ECC
		⑤ 温度传感器集成