DAzhutizi_a的博客

一条Lane有四条差分线 Transmitter tx rx Receiver tx rx ；

，则下一个状态是polling active。②然后向使用该链路的所有“未检测成功的lane”向对端重新发送“Receiver Detection Sequence” 如果与第一次检测结果相同，物理层将这些“不使用的lane”设置成Elecctrial Idle 状态 进入polling状态，否则进入Detect Quiet状态。该状态的主要作用是调整PCIe链路使用的数据传输速率，当一个PCIe链路两端的设备支持高于2.5GT/s的数据是传送乐意首先进入该状态，改变PCIe链路的数据传送率。

TS1/TS2 = 16 Symbol 1 Symbol = 8/10b编码之后TS 序列 FTS SDP等属于控制Symbol 还有数据Symbol1、TS1序列N_FTS:FTS序列的个数，不同的PCIE链路需要使用不同数目的FTS序列，才能使接收端的PLL锁定接收时钟。2、TS2序列 （标记出与TS1序列的区别）

PCIE SRIOV

根据PCIE5.0协议 对于一些不支持 MSI或者MSIX机制，INTx 虚拟线路中断信号机制用于支持Legacy Endpoints 和 PCI Express/PCI(-X) Bridges。step a:采用Iatu Outbound 从EP向RC发送一个Assert_INTA和Assert_INTx的message。step b :RC侧 assert_inta 和 deassert_inta。可对收到的中断进行处理如： Error Mask 、W1C 、计数和W1C。......