5、CNN 嵌入式硬件芯片设计与太阳能光伏系统中嵌入式系统的应用

CNN 嵌入式硬件芯片设计与太阳能光伏系统中嵌入式系统的应用

1. CNN 嵌入式硬件芯片设计

在 CNN 嵌入式硬件芯片设计中，分类过程在连续的 FC 层中进行，这些层应用于压缩向量。为解决训练数据集中可能出现的过拟合问题，会在训练期间采用丢弃层（Dropout）。过拟合指模型在训练数据上表现出色，但在新数据上表现不佳。丢弃层通过从神经网络中移除一些神经元来减小模型大小，当超过丢弃阈值时，会无目的地移除神经网络中 35%的节点。

设计采用 ISE Design Suite 14.7 实现，该软件由 Xilinx 开发，支持 VHDL 和 Verilog 语言，用于 HDL 设计的综合与分析。芯片建模使用 VHDL 编程，模型通过 ISE Design Suite 14.7 软件和 ModelSim 软件进行时序和行为仿真。

简单 CNN 加速器的 RTL 和内部原理图架构分别如图 2.2 和图 2.3 所示。CNN 加速器芯片有七个引脚，六个为输入引脚，一个为输出引脚，用于在输入缓冲区接收和保存数据。

RTL 引脚的详细信息有助于理解设计功能：
- Input_buffer_data (7:0) 表示用于处理元素的 8 位数据，相应输出基于 output_buffer_data (7:0) 获取。
- processing_element_address (3:0) 用于识别 CNN 模型的 16 个处理元素输入地址。
- 加速器具备存储和处理能力，数据通过 on_chip_memory_write 和 on_chip_memory_read 控制引脚进行读写。
- 由于架构的顺序结构，时钟和复位作为默认输入。