Quartus 调试笔记

Quartus 调试笔记

@(verilog)

最近忙于芯片跟测试FPGA联调，解锁了不少quartus的用法，在此记录一下备忘。

一. modelsim 联仿

1. tb文件创建

• Processing — Start — Start testbench template writer
  • 自动创建当前top 模块的testbench, 自动例化完整，创建的tb文件一般在simulate/modelsim文件夹下（.vt类型）

2. modelsim联仿环境

• Assignment – setting – EDA tool settings – simulation 中选择tool为modelsim之后勾选compile test bench。
  点击testbenches, New ， 之后填入tb name, top module name (tb顶层名要和实际tb里的一致)，然后file name中选择之前自动创建的tb.vt文件，然后就可以一路ok了
  

最后点击 Tool— run simulation tool