关于Axi4-Stream to Video Out等IP核调试

最新推荐文章于 2025-05-12 10:09:06 发布

左氏浮夸

最新推荐文章于 2025-05-12 10:09:06 发布

阅读量4.2k

点赞数 1

CC 4.0 BY-SA版权

分类专栏： FPGA 文章标签： Axi4-Stream to Video Out

本文链接：https://blog.youkuaiyun.com/daba0uo/article/details/86527394

本文介绍了使用Microblaze、VDMA、Video On Screen Display、AXI4-Stream to Video Out等IP核搭建图像输出系统的经验。在调试过程中遇到色偏问题，通过调整图像数据格式、VDMA和Video On Screen Display的设置，以及解决AXI4-Stream to Video Out与Video Timing Control的时序同步问题，最终成功输出图像。另外，文中还提到了在Simulation中观察波形的注意事项以及Video on Screen Display在不同分辨率下的作用。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

参照网上教程使用Microblaze+VDMA+Video On Screen Display+AXI4-Stream to Video Out+HDMI等IP核组成图像输出回路：

第一次尝试显示出lena图像，有色偏，之后调试了很久才重新把图像显示出来并解决色偏；

总结有如下坑：

1、关于色偏：程序中提供的图像数据以ARGB方式存储，而HDMI模块仅使用低24位，故需要做一下转换：

const unsigned char gImage_lena[1048584] = { 0X00,0X20,0X00,0X02,0X00,0X02,0X00,0X39,
0X00,0X80,0X8A,0XE1,0X00,0X7F,0X89,0XE0,0X00,0X7E,0X88,0XE0,0X00,0X7D,0X87,0XDF,
0X00,0X7E,0X89,0XE3,0X00,0X78,0X83,0XDD,0X00,0X7C,0X89,0XE5,0X00,0X7B,0X88,0XE4...};

void SOBEL_DDRWR(unsigned int addr,unsigned int cols,unsigned int lows)
{
       u32 i=0;
       u32 j=0;
       u32 r,g,b,a;
       u32 index = 0;
       for(i=0;i<cols;i++)
       {
              for(j=0;j<lows;j++)
              {
                     a= gImage_lena[index];
                     b= gImage_lena[index+1];