串口通信USART Top程序以及Tectbench程序

<span style="font-family: Arial, Helvetica, sans-serif; background-color: rgb(255, 255, 255);">使用Verilog代码编写的自收自发的顶层程序：</span>

module uart_top(clk,reset,enable,RX,TX,testp);
input clk,reset,enable;
input RX;
output TX;
output [7:0]testp;

wire [7:0]data;
wire RxOK;
//wire TxAv;//发送有效
wire TxOK;

//RxOK:tx_en:__/^\____________________
//tx_idle:_____________________/^\____
//TxAv:________/^^^^^^^^^^^^^^^\_______
/*  产生采样时钟,产生波特率clk_bps  */
SpeedSet S1(.clk(clk),.reset(reset),.cnt(clk_bps));
uart_recv R1(.GClk(clk),.clk_bps(clk_bps),.reset(reset),.rx_en(enable),.Rxd(RX),.datain(data),.rx_ok(RxOK));
uart_trans T1(.GClk(clk),.clk_bps(clk_bps),.reset(reset),.tx_en(RxOK),.datain(data),.Txd(TX),.tx_ok(TxOK),.test(testp));
endmodule

使用VHDL语言编写的Testbench程序：

--------------------------------------------------------------