电子技术基础李雪飞第十一章总结

一、常用各种逻辑器件：

显示译码器：

(1):集成译码器:74LS48

1、输出端高电平有效，需与共阴极数码管配合.

2、控制端：

$$\overline{LT}是灯测试端，当\overline{LT}=0时候，输出端口a到g为1，亮8，灯正常.$$

$$\overline{RBI}:灭0输入端，当\overline{RBI}=0,多数位不需显示的0被熄灭.$$

$$\overline{BI/RBO}:灭灯输入端，灭0输出端，\overline{BI}=0,a到g全为0，灯灭；$$

$$作输出时\overline{RBO}=0,将不需显示的0熄灭.$$

3、功能表：

$$\overline{BI}这个作为输入时，如果是0，则优先级最高，灯灭.$$

$$\overline{BI}不做输入，或者为1时，若\overline{LT}=0，则灯全亮，为8.$$

$$若四个输入端口为0，\overline{RBI}输出为0时，则灭0，消隐，灯灭;若为1，则0会显示出来。$$

4、例题：

分析题目，要测试每一个显示段的好坏，那灯肯定要亮呀！！！

进而分析，如果我们让灯显示8，也就是全亮，则可以一眼看出来哪个坏了,也就是BI非高电平（或者不做输入），LT非低电平（BI非等于1（或者不做输入），LT非等于0）.

RBI非端管的也是熄灭，所以给RBI非低电平没用.

RBO非端也是管的熄灭，因此也没用.

所以选A.

数据选择器：

数据选择器：根据地址信号的要求，从多路输入数据中选择其中一路输出的逻辑电路.又称多路选择器(Multiplexer,简称MUX)或多路开关.

(1)：双4选1数据选择器 74LS153：

1、输入端：

$$A_1和A_0为公共地址输入端;下面的D为数据输入端;$$

2、控制端：

$$两个\overline{ST}为选通使能端，低电平有效.$$

3、功能表：

4、输出表达式：

(2):8选1数据选择器74LS151

1、控制端：

$$\overline{ST}为选通使能端.$$

2、输入端：

$$A_1,A_2,A_3为地址信号输入端;下面的D为8路数据输入端$$

3、功能表：

4、输出表达式：

例题：

令高低位轮流工作：

译码器：

译码：将具有特定意义的二进制代码转换成相应信号输出的过程.

译码器(Decoder):实现译码功能的电路.
$$二进制代码->译码器->被编信号$$
译码器主要分为二进制译码器、二—十进制译码器和显示译码器.

(1)二进制译码器：

将输入二进制代码的各种组合按其原意转换成对应信号输出的逻辑电路.

eg：设计一个3位二进制代码译码器.

1、功能表：

2、逻辑表达式&逻辑图：

(2)3线–8线译码器74LS138：

1、输入端：

$$A_0,A_1,A_2:三位二级制码输入端$$

2、输出端：

$$\overline{Y_7}-\overline{Y_0}:8个译码输出端，低电平有效$$

3、使能端：

$$S{T}_A,\overline{S{T}_B},\overline{S{T}_C}:S{T}_A高电平有效,\overline{S{T}_B},\overline{S{T}_C}低电平有效，也就是S{T}_A=1,\overline{S{T}_B}=0,\overline{S{T}_C}=0时，允许译码，否则禁止.$$

4、功能表:

例题：译码器的扩展

(1)两片74LS138组成4线-16线译码器:

(3)二–十进制译码器74LS42

将输入的10组4位二进制代码翻译成0到9十个对应信号输出的逻辑电路.

1、功能表：

数据分配器

根据地址信号的要求，将一路输入数据分配到多路输出中的其中一路作为输出的逻辑电路，简称为数据分配器(Demultiplexer)，简称DMUX.

D是0还是1取决于数据输入端.

(1)、译码器构成数据分配器：

二、用中规模集成电路实现组合逻辑函数

(1):二进制译码器实现组合逻辑函数

由于n位二进制译码器可提供$2^n$个最小项的输出，而任一个逻辑函数都可变换为最小项之和的标准与或式，因此利用译码器和门电路可实现单输出及多输出组合逻辑电路.

1、注意：

2、例题：

(2):数据选择器实现组合逻辑函数

1、原理：

$$选择器输出为标准与或式，含地址变量的全部最小项.$$

2、步骤:

3、例题：

要把两个表达式拼的一模一样：

4、降维例题：

5、降维真值表！！！！：