[VRFC 10-529] concurrent assignment to a non-net an is not permitted ["C:/Users/chenxy/Desktop/digit

最新推荐文章于 2025-09-29 23:17:52 发布
原创 最新推荐文章于 2025-09-29 23:17:52 发布 · 1.9w 阅读 · 7 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#verilo

本文解析了VRFC10-529错误，即在多个模块中同时对非网口类型的an进行赋值是不被允许的，并提供了解决方案，建议将这些赋值操作错开。

[VRFC 10-529] concurrent assignment to a non-net an is not permitted ["C:/Users/chenxy/Desktop/digit，

这个错误的意思是，对一个非网口类型的 an 同时赋值是不被允许的，也就是说，你在多个模块里都存在对an赋值的情况，

一定要把这些情况错开。

编译Error:concurrent assignment to a non-net out is not permitted解决方法
weixin_42499230的博客
10-17 569
将对应位置的变量由reg型改成wire型就可以了！
计算机组成原理实验——单周期CPU相关问题
qq_62999892的博客
01-05 2201
计组
[VRFC 10-529]concurrent assignment to a non-net fir_out_data is not permitted.
Summer0109的博客
08-24 3368
问题原因：例化模块时，模块的输出信号设为reg. 解决方法：将模块输出信号改为wire.
Vivado仿真BUG解决“concurrent assignment to a non-net“错误分析与修复
2301_77513383的博客
09-29 519
当我们在模块层次（不在任何过程块内）对reg类型变量使用assign语句或直接赋值时，就会触发这个错误。2、变量类型（Variable Type）：reg, integer, real 等。// 从DUT输出的信号定义为wire。1、线网类型（Net Type）：wire, tri, wand 等。// 如果需要驱动，保持为reg。// 定义为reg类型。// 错误定义：将测试信号定义为reg却使用并发赋值。// 正确定义：输入信号用reg，输出信号用wire。方案二：在过程块内赋值reg类型。
FPGA、vivado、Verilog使用过程中的一些问题记录
07-08 3504
2020/7/8 1.关于做仿真的报错 今天在写完测试文件做仿真时出现以下错误： [VRFC 10-529] concurrent assignment to a non-net right_a1 is not permitted [“E:/vivado/projects/asy_LIF_model/asy_LIF_model.srcs/sim_1/new/tb_test.v”:37] 经查找发现：不管子模块本身的输出是wire型还是reg型，在对子模块调用时，输出接口必须接wire 型变量。 .
vivado仿真报错：concurrent assignment to a non-net led is not permitted
qq_33946482的博客
03-28 4435
另外注意initial中只能对reg型进行赋值，如果led是wire型就会报以下错误。这是因为output默认是wire型，你在仿真文件中写成了reg型，所以会报错。删除对led的赋值即可。
vivado仿真报错：concurrent assignment to a non-net out is not permitted
Shen_KL的博客
08-10 1万+
是因为将输出定义为了reg，改为wire即可
[VRFC 10-529] concurrent assignment to a non-net out is not permitted ["D:/S/S.srcs/sim_1/new/SS.v":7]
11-16
[VRFC 10-529] 是VHDL语言的一个错误编号，表示发生了并发赋值给非网口（non-net output）的行为，这是不允许的。在VHDL中，非网口通常是信号（signal）或变量（variable），它们不是电路实体（net）。这条错误提示...
[VRFC 10-3236] concurrent assignment to a non-net 'data' is not permitted ["D:/users/19956106162/duarom/duarom.srcs/sources_1/new/ram1.v":26]
07-17
我们正在解决错误 [VRFC 10-3236] "concurrent assignment to a non-net 'data' is not permitted" 根据引用[3]中的案例，这个错误通常是因为在连续赋值语句（assign）中，左侧的目标变量（左值）不是wire类型（即...
[VRFC 10-3236] concurrent assignment to a non-net 'rd_data' is not permitted ["E:/test/async_fifo/async_fifo.srcs/sim_1/new/testbench_async_fifo.v":87]
最新发布
10-08
错误信息是："concurrent assignment to a non-net 'rd_data' is not permitted" 这个错误发生在文件 'E:/test/async_fifo/async_fifo.srcs/sim_1/new/testbench_async_fifo.v' 的第87行。 错误分析： 在Verilog...
[VRFC 10-3236] concurrent assignment to a non-net 'led_out' is not permitted ["F:/vivado/project/project_4/project_4.srcs/sim_1/new/pwm_tb.v":33]
07-17
这个错误是由于在Verilog代码中对非网类型的变量 '_out' 进行了并发赋值致的。在您的代码中，您在 'pwm_tb.v' 文件的第33行对 'led_out' 进行了并发赋值操作。然而，并发赋值只能用于网类型（如 wire 或 reg），而不...
Verilog Tips 1:TestBench编写注意事项【concurrent assignment to a non-net ‘xxxx‘ is not permitted】解决
热门推荐
Verilog例化说明
08-29 2万+
一个案例： 待测试模块输入输出为： TestBench测试文件为： 一仿真，报错 concurrent assignment to a non-net ‘xxxx’ is not permitted 原因分析： 对于待测试模块的输出 “dout_7888”，在编写测试文件的时候，不能将与之交联的“dout_7888”定义为 reg 型，须改为 wire 型。 对于模块中的输出来说 即，不能以 TestBench中的 reg 型赋值给被测模块作为输出的 wire 型； 同，不能以 TestBench中的
ERROR: [VRFC 10-529] concurrent assignment to a non-net sysclk is not permitted
wwmm_的博客
04-11 279
解决方法：在vivado的仿真tb.v文件中例化时，时钟信号需要放在第一个，不然会报错成，给时钟信号赋值了。
concurrent assignment to a non-net out is not permitted
qq_34244712的博客
02-13 1万+
定义out为wire 类型，就可以解决掉
vivado报错：concurrent assignment to a non-ret ‘out‘ is not permitted
程序员仓库
08-13 867
vivado报错：concurrent assignment to a non-ret 'out' is not permitted问题解决
Vivado调试记录1.1
ZhangPH0812的博客
09-03 3274
时间：2018/09/03 软件版本：Vivado 2017.4 操作系统：Windows 10 报错提示： ERROR: [USF-XSim-62] 'elaborate' step failed with error(s). Please check the Tcl console output or...... 解决方法： 查看log控制台输出结果为：ERROR: [VRFC 1...
【FPGA】[VRFC 10-3236] concurrent assignment to a non-net ‘data_out’ is not permitted
wind
06-01 9349
写作时间：2021-06-01 报错如下： [VRFC 10-3236] concurrent assignment to a non-net ‘data_out’ is not permitted [“F:/fpgaWork/project_test_gamma/project_test_gamma.srcs/sources_1/new/test_coe.v”:82] 解决方法： 这种问题，大多数是因为变量的wire 或reg 类型不匹配引起的。 主要有两种： 1）源文件调用（li’hua）别的模块时
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值