cache/mpu

最新推荐文章于 2025-02-06 19:59:38 发布
原创 最新推荐文章于 2025-02-06 19:59:38 发布 · 168 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#arm

cuiyilong21
关注
【ARM Cache 与 MMU/MPU 系列文章 3 – Cache 与 MPU 是什么关系？】
CodingCos的博客
11-07 1935
MPU 全称"Memory Protection Unit"，中文叫“存储保护单元”，它是 Cortex-M 处理器内部的一个模块（注意：并不是所有 Cortex-M 版本都支持 MPU，并且在一些支持 MPU 的 Cortex-M 版本上，MPU 也是可选组件)。MPU 介于 Core 和 Bus matrix 中间。
【ARM Coresight | AMBA BUS | Cache 与 MMU/MPU | CoreLink | GCC | CSH 专栏导读】
CodingCos的博客
10-17 7526
1. ARM Coresight（SoC-400/SoC-600） 专栏 2. ARMv8/v9 CPU/Cache 专栏 3. Linux ARM AMBA 总线 专栏 4. Trace32/DS-5 专栏。。。
stm32F7 _Cache_MPU
01-08
stm32f7系列的MPU、Cache详细介绍，最后并附带例程，很容易理解。
STM32H7的Cache和MPU
hitman_cs的博客
03-11 8199
STM32H7的Cache和MPU_qlexcel的专栏-优快云博客 例说STM32F7高速缓存——Cache一致性问题（一）_人人都懂物联网-优快云博客 转！！！ 关于cache的原理和使用，看着两篇文章就够了！！
STM32【H7】理论——MPU、Cache
Adam's Rib for Antennnin
05-26 6874
MPU 可以配置的 16 个内存区的序号范围是 0 到 15,还有默认区 default region,也叫作背景区,序号-1；由于这些内存区可以嵌套和重叠,所以这些区域在嵌套或者重叠时有个优先级的问题。序号15 的优先级最高,以此递减,序号-1,即背景区的优先级最低。：MPU 可以独立配置保护 16 个内存区域，每个区域最小要求 256 字节，每个区域还可以配置为 8 个子区域；由于子区域一般都大小相同，这样每个子区域的大小就是 32 字节，正好跟 Cache 的 Cache Line 大小一样；
CACHE及MPU保护
chengaixia_9840的博客
02-06 179
近两年项目开发过程中，我用到了CACHE及MPU，简单总结一下自己调试过程中的理解。
/* 保护整个NAND FLASH区域,共256M字节 */ mpu_set_protection( 0x80000000, /* 基地址 */ MPU_REGION_SIZE_256MB, /* 长度 */ MPU_REGION_NUMBER7, 1, /* NUMER7,禁止指令访问 */ MPU_REGION_FULL_ACCESS, /* 全访问 */ MPU_ACCESS_NOT_SHAREABLE, /* 禁止共用 */ MPU_ACCESS_NOT_CACHEABLE, /* 禁止cache */ MPU_ACCESS_NOT_BUFFERABLE); /* 禁止缓冲 */ }
12-18
1. **MPU 使能**：通过设置 `MPU->CTRL` 寄存器的 `MPU_CTRL_ENABLE_Msk` 位来使能 MPU。 2. **选择区域**：使用 `MPU->RNR` 寄存器选择要配置的 MPU 区域，这里选择区域 1。 3. **设置起始地址**：使用 `MPU->RBAR`...
uint8_t mpu_set_protection(uint32_t baseaddr, uint32_t size, uint32_t rnum, uint8_t de, uint8_t ap, uint8_t sen, uint8_t cen, uint8_t ben) { MPU_Region_InitTypeDef mpu_region_init_handle; HAL_MPU_Disable(); /* 配置MPU之前先关闭MPU,配置完成以后在使能MPU */ mpu_region_init_handle.Enable = MPU_REGION_ENABLE; /* 使能该保护区域 */ mpu_region_init_handle.Number = rnum; /* 设置保护区域 */ mpu_region_init_handle.BaseAddress = baseaddr; /* 设置基址 */ mpu_region_init_handle.DisableExec = de; /* 是否允许指令访问 */ mpu_region_init_handle.Size = size; /* 设置保护区域大小 */ mpu_region_init_handle.SubRegionDisable = 0X00; /* 禁止子区域 */ mpu_region_init_handle.TypeExtField = MPU_TEX_LEVEL0; /* 设置类型扩展域为level0 */ mpu_region_init_handle.AccessPermission = (uint8_t)ap; /* 设置访问权限, */ mpu_region_init_handle.IsShareable = sen; /* 是否共用? */ mpu_region_init_handle.IsCacheable = cen; /* 是否cache? */ mpu_region_init_handle.IsBufferable = ben; /* 是否缓冲? */ HAL_MPU_ConfigRegion(&mpu_region_init_handle); /* 配置MPU */ HAL_MPU_Enable(MPU_PRIVILEGED_DEFAULT); /* 开启MPU */ return 0; } mpu_set_protection( 0x80000000, /* 基地址 */ MPU_REGION_SIZE_256MB, /* 长度 */ MPU_REGION_NUMBER7, 1, /* NUMER7,禁止指令访问 */ MPU_REGION_FULL_ACCESS, /* 全访问 */ MPU_ACCESS_NOT_SHAREABLE, /* 禁止共用 */ MPU_ACCESS_NOT_CACHEABLE, /* 禁止cache */ MPU_ACCESS_NOT_BUFFERABLE); /* 禁止缓冲 */
最新发布
12-18
- `cen`：用于控制是否允许该区域使用缓存，调用中使用 `MPU_ACCESS_NOT_CACHEABLE` 表示禁止 cache。 - `ben`：用于控制是否允许该区域使用缓冲，调用中使用 `MPU_ACCESS_NOT_BUFFERABLE` 表示禁止缓冲。 ### 函数...
【ARM Cache 与 MMU/MPU 系列文章 1 -- Cache基础概念学习】
CodingCos的博客
11-04 3309
Cache 通常按照层级分类，比如常见的 L1 Cache/L2 Cache/L3 Cache …：通常 L1 Cache 又分为ICache(instruction Cache) 和DCache其中 ICache 用于缓存 CPU 执行的指令;其中 DCache 用于缓存 CPU 所使用的数据。
【正点原子STM32】内存保护单元（MPU）实验（内核地址映射、MPU设置内存区域的访问权限和属性、三种内存类型、Cache缓存、MPU相关寄存器介绍、MPU相关HAL库驱动、MPU基本配置步骤）
咖喱年糕的博客
02-27 7409
当CPU需要执行指令时，首先会在指令缓存中查找，如果找到了相应的指令，则可以直接从缓存中获取，从而加快了指令的执行速度。在计算机系统中，特别是在多处理器系统或多核系统中，当存在多个处理器核心（或处理器）时，可能需要进行不同核心之间的数据同步，以确保数据的一致性和正确性。在配置了MPU的访问权限后，如果程序尝试访问未经授权的区域或者违反了权限配置，将触发错误异常（MemManage），系统会相应地进行处理，通常是通过异常处理机制中的相关异常处理函数进行处理，例如重启系统或者输出错误信息等。
mpu mmu和cache的理解
raoxu1154492168的博客
03-08 918
mpu mmu和cache的理解 单片机没有mmu,但是有mpu，都是内存管理单元。mmu可以看做是mpu的升级版，最重要的功能就是，实现虚拟内存,并提供内存访问权限 cache 提高访问效率，基本概念 命中：需要读和写的变量在CACHE中，为命中 透写：写进cache的同时，数据写进ram 回写：数据正常读取都是通过cache。写进cache的内容，cpu会在合适的时间，同步进ram，这样永远是一致的。 内存不一致 当一块内存即是dma访问，也受cpu访问。使用回写的方式就可能会出现内存不一致。因为cac
【单片机外设】MPU及Cache学习与开发
m0_74209072的博客
12-06 1843
设置不同存储区域的存储器访问权限（特权级、用户级）设置存储器(内存和外设)属性（可缓存、可缓冲、可共享）Cache：高级缓存，结合MPU使用（由MPU来指定内存区域的Cache策略）F4有MPU但是没有Cache，所以一般不用MPUCache：高级缓存（因为处于CPU中，主频与CPU一致）可实现Cache分为：数据缓存D-Cache可解决CPU加速访问SRAMSRAM主频<CPU主频指令缓存I-CacheCache操作：由MPU指定区域的Cache策略使能禁止清空。
STM32F7 MPU Cache的原理和一致性问题
mftang的博客
04-11 1498
本文主要从结构原理以及应用方面对 MPU 和 Cache 进行分析，通过对cache相关知识体系的学习，以Cache 有基本的了解，便于在具体的实际应用中， 使用带有一级 cache 的 MCU 时，避免出现一些不必要的错误。
STM32H7系列MCU的MPU和Cache功能介绍
weixin_51029119的博客
07-14 3985
Cache 又分数据缓存 D-Cache 和指令缓冲 I-Cache，STM32H7 的数据缓存和指令缓存大小都是 16KB。STM32H7 最高主频是 480MHz，除了 TCM 和 Cache 以 480MHz 工作，其它 AXI SRAM，SRAM1，SRAM2 等都是以 240MHz 工作。数据缓存 D-Cache 就是解决 CPU 加速访问 SRAM。
理解STM32上的MPU和Cache (一)
coderma的博客
05-14 5469
一、目的 MPU（内存管理单元）这个东西其实在Cortex-M3/M4系列的STM32 MCU(F1/F4系列)就有，只是M3/M4系列的MCU主频都偏低，所以基本上大家都不用它；但是当我们使用Cortex-M7内核的MCU时（例如STM32H750），不好好学习一下MPU和Cache，那么你可能会遇到奇奇怪怪的问题去无法定位解决。 关于Cache请参考《xxx》 好，本篇的目的主要就是介绍介绍MPU到底能做些什么，为什么需要它，以及如何使用它，并且讲解MPU如何和Ca...
[踩坑] dma传输时要注意cache
orange2c的博客
01-10 3698
dma传输时记得调用clean和invalidate刷新一下啊
RT-Thread 学习（1） MCU和MMU
qq_44150801的博客
09-13 998
MCU和MPU 1. 是什么 CPU（Central Processing Unit，中央处理器）发展出来三个分枝，一个是DSP（Digital Signal Processing/Processor，数字信号处理），另外两个是MCU（Micro Control Unit，微控制器单元）和MPU（Micro Processor Unit，微处理器单元）。 单片机属于微控制器，也就是MCU*********** 像ARM9，ARM11，A8，A9就是MPU************ 2. 异同 嵌入式MCU单片
基础——MCU和MPU，CACHE和MMU
口袋里的跳跳糖
09-27 6458
MCU和MPU 1. 是什么 CPU（Central Processing Unit，中央处理器）发展出来三个分枝，一个是DSP（Digital Signal Processing/Processor，数字信号处理），另外两个是MCU（Micro Control Unit，微控制器单元）和MPU...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值