基于AXI PCIE IP的FPGA PCIE卡示意图

原创

已于 2024-11-20 23:36:36 修改 · 1.4k 阅读

9 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发

于 2024-11-20 23:10:09 首次发布

创作不易，转载请注明出处：https://blog.youkuaiyun.com/csdn_gddf102384398/article/details/143926217

上图中，在FPGA PCIE卡示意图内，有2个AXI Master设备，即：PCIE到AXI4-Full-Master桥、AXI CDMA IP；有3个AXI Slave设备，即：AXIPCIE寄存器块、AXI4-Full-Slave到PCIE桥、CDMA寄存器块；每个AXI Master可以访问3个AXI Slave，所以3个AXI Slave设备构成了一个AXI总线地址空间。AXIPCIE寄存器块包含了PCI设备配置空间（其中包含PCIE:BARs寄存器）和PCIE扩展配置空间的所有寄存器，还包括了AXI:BARs寄存器。DMA是指外设直接读写Host PC的系统主存，而不经过CPU的干预。上图中，PCIE到AXI4-Full-Master桥用于Host PC主动访问FPGA PCIE设备，而AXI4-Full-Slave到PCIE桥用于FPGA PCIE设备主动访问Host PC的系统主存。从AXI的角度看，PCIE到AXI4-Full-Master桥可以访问AXI4-Full-Slave到PCIE桥，即AXI Master访问AXI Slave，但这在上图看来本质上相当于Host PC通过PCIE设备访问自身主存了，没有意义。AXI CDMA IP可以通过自己的AXI4-Full-Master接口和AXI互联IP来主动访问AXI4-Full-Slave到PCIE桥，即进行DMA。如果将3个AXI