AXI4学习笔记

关于总线的概念参见链接深入理解AMBA总线协议（AXI总结篇） - 知乎

AXI4（AXI4-Full）和AXI4-Lite均属于存储器映射的总线，AXI4支持最大256个数据的突发传输，而AXI4-Lite每次只能传输1个数据。AXI4-Stream不支持存储器映射，传输数据时不需要地址信息，数据传输大小无限制。

AXI4支持多主-多从拓扑，多个主从之间通过Interconnect或SmartConnect互连。

AXI4和AXI4-Lite是全双工的，读操作包括读地址通道和读数据通道，写操作包括写地址通道、写数据通道、写响应通道。每个通道都有READY和VALID信号，这些信号高电平有效，如下所示：ARVALID/ARREADY：读地址有效和响应端是否准备好接收；

RVALID/RREADY：数据的有效性和接收端是否准备好接收；

AWVALID/AWREADY：写命令的有效性和响应端是否准备好接收；

WVALID/WREADY：写数据的有效性和响应端是否准备好接收；

BVALID/BREADY：响应信息的有效性和发起端是否准备好接收；

ACLK和ARESETn属于全局信号，不属于某个通道。所有信号都是在ACLK的上升沿采样。复位信号ARESETn低电平有效。

AxSIZE（这里的x为R或W）表示在突发传输时，单个数据的字节数。AxLEN（这里的x为R或W）表示突发传输的数据个数，在AXI4的INCR突发模式下，实际的传输数据个数为AxLEN+1。

地址、数据、响应都有VALID/READY握手机制。突发传输是指一次地址传输对应多次数据传输（但每次数据传输都有握手）。主机必须当VALID和READY都为高时才能改变VALID和INFORMATION。主机在拉高VALID之前，禁止等待从机的READY。而从机在拉高READY之前可以等待主机的VALID，也可以在拉高READY后再等待主机的VALID（因为只有在VALID为高时INFORMATION才有效）。如果从机先等待VALID为高后再拉高READY，而主机一开始又等待从机的READY，就会导致死锁，所以禁止主机等待从机的READY。如果从机一开始拉高了READY，但是一段时间（或者下一个时钟沿到达时）后VALID仍无效，从机可以拉低READY。