什么是“Frame Frequency”

文章中的图没有找到。

什么是“Frame Frequency”

〔摘自台湾爱普生电子零件事业群(繁体中文),罗亩简化整理〕
原文地址:http://w3.epson.com.tw/electronics/lsi/support/ViewLSI.asp?id=55&cat=3


    一般工程师在开发液晶显示器时,对于“Frame Frequency”——图框频率这项数据,常感疑惑而不各如何下手。

    其实这项规格牵涉到供应商所选择之液晶的反应速度,而液晶的反应速度影响到整个液晶显示的闪烁程序及视觉效果,所以此项规格不可不慎。

    Frame Frequency是由LCD Driver(液晶驱动器)所决定。由于液晶信号由Driver产生,因此LCD Driver的生产厂商多半会考虑液晶的研发情况及人眼之视(觉)暂留效果,以决定LCD Diver输出的Frame Frequency。在此情况下,欲知Frame Frequency,当然应从驱动LCD Panel的微处理器(Micro Computer)或是LCD Driver着手


    首先要澄清一个Frame Frequency的定义问题。
LCD Panel的制造商对于Frame Frequency的定义是:
每秒钟内“图框信号重复”的次数,如附图。



    由此可得LCD Panel制造商所认为的Frame Frequency为2nHz,但从电子信号的角度来看应是nHz。因此当填写LCD Panel规格书时,务必先查清Driver IC的技术手册中对Frame Frequency的定义,若是指Frame出现之次数,则填写2n,否则指的是Frame Signal的频率的话,n才是正确提供给LCD Panel厂商的数据

    以EPSON为例,SMC624X可同时并接SED1521以驱动较大尺寸的LCD Panel。在SMC624的技术手册中,FR=32Hz,于LCD Driver的章节中可明显知其FR的定义是Frame Signal的频率;在SED1521的规格中FR=65Hz,指的是Frame出现的频率,与LCD Maker的定义相同。故应以64Hz作为定制LCD Panel的规格。

    最后要指出的一点是,驱动液晶的方式,以波形分有:A-Type Waveform和B-Type Waveform。

    附图中是属B-Type,此种驱动方式在目前较为流行。且适用不同Duty的液晶驱动。A-Type较少见,不过其Frame Frequency的定义和LCD Panel的定义正好是一致的。


另外,也可以参见http://en.wikipedia.org/wiki/Frame_rate


不过,我找遍了东华4.3touch 的datasheet,也没有找到有关的说明和介绍。

<think>嗯,用户问的是在Vivado里面Aurora_frame_8b10b_4g是什么。首先,我需要确定用户提到的这个术语的具体含义。Aurora是Xilinx(现在的AMD)提供的一个高速串行通信协议IP核,主要用于FPGA之间的点对点数据传输。而8b10b编码是一种常用的数据编码方式,用于确保数据传输的直流平衡和足够的时钟恢复信息。4g可能指的是4Gbps的传输速率。 接下来,可能需要拆解这个术语的各个部分:“Aurora_frame”可能指的是Aurora协议中的数据帧结构,“8b10b”指的是编码方式,“4g”可能代表4千兆比特每秒的速率。需要确认这些部分是否都是Aurora IP核的配置选项。 然后,考虑用户可能的背景。用户可能在使用Vivado进行FPGA开发,需要实现高速数据传输,所以需要了解如何配置Aurora IP核以及各个参数的作用。用户可能遇到了配置问题,或者在选择合适的编码方式和速率时有疑问。 还需要检查是否有官方文档或资源支持这些参数组合。例如,在Vivado的IP目录中,Aurora 8B/10B IP核的配置界面是否允许设置4Gbps的线速率,以及数据帧的结构如何影响性能。 可能需要注意用户是否有拼写错误,比如“4g”是否确实指4Gbps,而不是其他单位。此外,还要考虑不同版本的Vivado中Aurora IP核的支持情况,是否存在版本差异。 最后,确保回答结构清晰,分点解释每个部分,帮助用户理解如何在实际项目中应用这些配置,并可能提供配置时的注意事项,比如时钟要求、PCB布局等。</think>在Vivado开发环境中,`Aurora_frame_8b10b_4g`这一命名通常指代以下技术组合: ### 1. **Aurora协议** - Xilinx(现AMD)推出的轻量级高速串行通信协议 - 专为FPGA间点对点数据传输设计 - 支持多通道绑定(Lane Bonding) - 典型应用场景:板间通信、芯片间互联 ### 2. **8b10b编码** - 数据链路层编码方案 - 每8位数据转换为10位传输符号 - 核心作用: - 保证直流平衡(DC Balance) - 提供足够的信号跳变(Transition Density) - 嵌入式时钟恢复 ### 3. **4G速率** - 指**4.0 Gbps**物理层线速率(Line Rate) - 实际有效数据速率计算: $$ \text{有效速率} = 4 \text{ Gbps} \times \frac{8}{10} = 3.2 \text{ Gbps} $$ - 对应GTX/GTH收发器配置参数 ### 4. **帧结构(Frame)** - 数据封装格式特点: - 可自定义帧头/帧尾 - 支持CRC校验 - 支持流控制(Flow Control) - 典型帧格式: ```verilog | Start_of_Frame | Header | Payload | CRC | End_of_Frame | ``` ### 5. **Vivado中的实现** - 通过IP Catalog配置Aurora 8B/10B IP核 - 关键配置参数示例: ```tcl CONFIG.C_LINE_RATE {4.0} CONFIG.C_REFCLK_FREQUENCY {100} CONFIG.C_GT_LOC {X0Y3} ``` - 时钟要求: $$ f_{ref} = \frac{4 \text{ Gbps}}{(10 \text{ bit/symbol}) \times N_{Lanes}}} $$ ### 6. 典型应用场景 - 雷达信号处理系统 - 高速数据采集系统 - 实时视频传输系统 - 分布式计算节点互联 ### 7. 设计注意事项 - PCB布线需满足高速信号完整性要求 - 需进行眼图测试和误码率验证 - 建议使用IBERT工具进行链路调试 - 注意跨时钟域处理(CDC) 建议通过Vivado的IP Integrator工具生成示例工程,配合ILA逻辑分析仪进行实时调试。具体参数设置需参考FPGA器件的GTH/GTY收发器特性手册。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值