Java并发内存模型
![[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-sYxBmkhY-1621152804264)(https://note.youdao.com/yws/res/4984/CA045CCC01FC4EE09411C9FCAC27B27B)]](https://i-blog.csdnimg.cn/blog_migrate/9a2777f34e5ec4468be0be62708d11ce.png)
hanppens-before原则
![[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-PfYpTW2c-1621152804267)(https://note.youdao.com/yws/res/4987/9A6B40BA4A5C42A7B02D03F173A5A674)]](https://i-blog.csdnimg.cn/blog_migrate/eabc39abf44d354dd12419dbfea26788.png)
![[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-I7fUAeQ6-1621152804269)(https://note.youdao.com/yws/res/4994/F2ED0B7E169B40989FF0A279F4574C4B)]](https://i-blog.csdnimg.cn/blog_migrate/0456cdc66dcb55781ea17d96e759065b.png)
计算机缓存模型
![[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-Z1y1RXVd-1621152804271)(https://note.youdao.com/yws/res/4881/CE2BE29FBEE34FFC8BFB0CF5B9361D3C)]](https://i-blog.csdnimg.cn/blog_migrate/6b730ed50300def0ac6f16092f9034f7.png)
缓存行及伪共享
![[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-YR0ukOk3-1621152804274)(https://note.youdao.com/yws/res/4883/10BC919542084645990F86010EF5C034)]](https://i-blog.csdnimg.cn/blog_migrate/31337a71563095d729163e9d26be4b8d.png)
基于计算机的缓存模型,计算机认为相邻的数据大概率在计算时一起被用到,为了提高效率,CPU从L3读取数据到工作内存(L2)时,默认读取64bytes的数据,会将多个数据值读到工作内存,由此引发缓存一致性问题(两个CPU均读取相同的64kb数据,其中一个CPU修改x数据,另一个CPU修改y数据,两个CPU的工作内存数据需要同步)。
解决缓存一致性问题的方案,现在CPU的数据一致性实现=缓存锁+总线锁
-
总线锁
![[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-0YKId6um-1621152804275)(https://note.youdao.com/yws/res/4891/318C2426774F4C7B81FF6E5F4976FCE9)]](https://i-blog.csdnimg.cn/blog_migrate/b6069e681dad8347ef0ccfc5bec06f97.png)
-
MESI-缓存锁(inter)
![[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-rrXqikCF-1621152804276)(https://note.youdao.com/yws/res/4907/B4C2FB19C4A14385BB096AECA62E7558)]](https://i-blog.csdnimg.cn/blog_migrate/61ca5fbbf307de4572c282973629ab08.png)
使用缓存行对齐可以提高并发效率,解决伪共享
![[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-kV3htUEt-1621152804277)(https://note.youdao.com/yws/res/4919/E531B7F89EFC429A82208068103A82F6)]](https://i-blog.csdnimg.cn/blog_migrate/52d0afea43e7734fafaf468e03971a1b.png)
代码执行时乱序问题
- CPU为了提高指令执行效率,会在一条指令执行过程中(比如去内存读取数据(慢100倍)),去同时执行另一条指令,前提是,两条指令没有依赖关系。
- CPU的写操作也可以合并(合并写技术),进而也可能指令重排
如何保证特定情况下不乱序
硬件级别如何保证(CPU级别的内存屏障X86)
![[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-ZF00KULN-1621152804278)(https://note.youdao.com/yws/res/4940/40CA828BBE6D4B2C82C95D19CE5117DA)]](https://i-blog.csdnimg.cn/blog_migrate/b076891b556557704e6da7ca406e543a.png)
- sfence: store| 在sfence指令前的写操作当必须在sfence指令后的写操作前完成。
- lfence:load | 在lfence指令前的读操作当必须在lfence指令后的读操作前完成。
- mfence:modify/mix | 在mfence指令前的读写操作当必须在mfence指令后的读写操作前完成。
- 原子指令,如x86上的”lock …” 指令是一个Full Barrier,执行时会锁住内存子系统来确保执行顺序,甚至跨多个CPU。Software Locks通常使用了内存屏障或原子指令来实现变量可见性和保持程序顺序
JVM级别如何规范(JSR133)
LoadLoad屏障:
对于这样的语句Load1; LoadLoad; Load2,在Load2及后续读取操作要读取的数据被访问前,保证Load1要读取的数据被读取完毕。
StoreStore屏障:
对于这样的语句Store1; StoreStore; Store2,
在Store2及后续写入操作执行前,保证Store1的写入操作对其它处理器可见。
LoadStore屏障:
对于这样的语句Load1; LoadStore; Store2,
在Store2及后续写入操作被刷出前,保证Load1要读取的数据被读取完毕。
StoreLoad屏障:
对于这样的语句Store1; StoreLoad; Load2, 在Load2及后续所有读取操作执行前,保证Store1的写入对所有处理器可见。
volatile的实现细节
-
字节码层面
ACC_VOLATILE -
JVM层面
volatile内存区的读写 都加屏障StoreStoreBarrier
volatile 写操作
StoreLoadBarrier
LoadLoadBarrier
volatile 读操作
LoadStoreBarrier
-
OS和硬件层面
https://blog.youkuaiyun.com/qq_26222859/article/details/52235930
hsdis - HotSpot Dis Assembler
windows lock 指令实现 | MESI实现
synchronized实现细节
- 字节码层面
- 同步方法:ACC_SYNCHRONIZED
- 同步语句块:monitorenter monitorexit
- JVM层面
C C++ 调用了操作系统提供的同步机制 - OS和硬件层面
X86 : lock cmpxchg / xxx
https😕/blog.youkuaiyun.com/21aspnet/article/details/88571740
本文深入探讨了Java并发内存模型中的happens-before原则,解释了计算机缓存模型与缓存行对并发的影响,包括伪共享问题。通过MESI缓存锁机制和总线锁来解决一致性问题,并介绍了内存屏障在硬件级别的应用,如sfence、lfence和mfence指令。此外,详细阐述了volatile的实现细节,包括字节码、JVM层面以及OS和硬件层面。最后,讨论了synchronized的同步机制,从字节码到JVM再到硬件层面的实现。
1041

被折叠的 条评论
为什么被折叠?



