在基于ZYNQ MPSOC XCZU3CG自定义单板上运行DPU例程

最新推荐文章于 2025-03-27 21:16:41 发布
最新推荐文章于 2025-03-27 21:16:41 发布
阅读量2k 收藏 6
点赞数
CC 4.0 BY-SA版权
分类专栏： FPGA  AI推理 文章标签： 机器学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/clj609/article/details/108303848
本文详细介绍了如何在基于ZYNQ MPSOC XCZU3CG的自定义单板FZU3上运行DPU例程，从新建硬件平台到编译、打包镜像，再到最终在SD卡上运行ResNet-50应用。通过此过程，展示了将官方例程移植到自定义单板的实践步骤，为Zynq MPSoC和AI推理的学习者提供了参考。

在上一篇博文中FZU3构建Linux系统，描述了Edgeboard
FZU3构建Linux系统的过程，本文在上篇基础上详细描述在FZU3上运行DPU例程的方法。DPU例程代码参考如下链接：DPU例程

1 参考例程新建硬件平台

硬件平台

修改zynq_ultra_ps_e_0模块中的配置，修改成与edegboard FZU3一样，其他不变，生成.dsa文件。

2 使用BSP新建Petalinux工程

例程文档结构如下图所示：

文档结构图
使用如下BSP生成构成工程：
petalin

了解本专栏 订阅专栏 解锁全文 超级会员免费看
基于ZYNQ MPSOC XCZU3CG的百度Edgeboard FZU3 构建linux系统
硬码农二毛哥的博客
08-08 1584
1 硬件平台构建 2 Petalinux构建软件系统 3 测试
zynq+linux程序,ZYNQ双核AMP官方例程（双核分别跑Linux+裸机实现核间通信）
weixin_36121078的博客
05-03 1738
【实例简介】参考使用xilinx官方文档1078、1079，代码与之对应【实例截图】【核心代码】Amp-zynq-master└── Amp-zynq-master├── generated_files│ ├── dtb│ │ ├── devicetree.dtb│ │ ├── pl.dtsi│ │ ├── skeleton.dtsi│ │ ├── system...
DPU开发流程
sinat_37106527的博客
04-07 1307
1、准备系统启动文件、硬件配置文件 （1）Vivado工程[加载DPU核] 得到hwh文件，用于 硬件配置 文件 得到hdf文件，用于得到启动文件 （2）petalinux工程 得到sd卡启动文件BOOT.BIN,image.ub 2、DNNDK host主机配置[DNNDK3.1 host文件] （1）host主机环境搭建 （2）host主机配置 1.冻结模型 pd文件，jkpt文件集成到pb文件 2.验证冻结模型 3.模型的量化[量化前需要进行预处理] 得到量化后的模型.pb文件 4.验证量化后的模型[
2021-10-13 QT中使用DNNDK 调用dpu api 使用dpu 模型部署到zynq7020
石头剪子不的博客
10-13 2436
在QT中使用DNNDK调用xilinx DPU 部署的AI模型，交叉编译到ZYNQ7000板卡中使用
KV260 视觉 AI 套件入门--PYNQ-DPU
hi94的博客
06-30 2796
本文详细介绍了使用KV260视觉AI套件中的DPUCZDX8G深度学习处理单元（DPU）的环境搭建和开发流程。DPUCZDX8G是专为Zynq UltraScale+ MPSoC设计的，优化了卷积神经网络的计算引擎，支持广泛的运算符，使其成为执行AI推理任务的强大工具。文章从DPU的基本原理出发，解释了其工作机制，包括如何从片外存储器中提取指令以及如何在片上存储器中高效处理数据。
基于 UltraScale+ MPSoCs XCZU3CG的双目视觉开发平台
09-30 703
基于 UltraScale+ MPSoCs XCZU3CG的双目视觉开发平台 基于XILINX Zynq UltraScale+ MPSoCs 开发平台的开发板（型号：AXU3CG）2019 款正式发布了，为了让您对此开发平台可以快速了解，我们编写了此用户扃册。 这款 MPSoCs 开发平台采用核心板加扩展板的模式，...
Exploring Zynq MPSoC 最详细的MPSoC开发教程
06-11
本书是使用Zynq MPSoC的开发人员的实用指南，同样也是希望熟悉器件及其相关设计方法的技术人员的有效参考。 Zynq MPSoC（多处理器片上系统）是Xilinx公司推出的第二代SoC系列产品，集成了复杂的处理系统，包括ARM Cortex-A53应用程序处理器和ARM Cortex-R5实时处理器，以及FPGA可编程逻辑。 来自苏格兰斯特拉斯克莱德大学（University of Strathclyde）的Louise Crockett团队基于这一平台的软件和硬件结构，撰写了Exploring Zynq MPSoC: With PYNQ and Machine Learning Applications，综合且全面地介绍了软件堆栈、多处理器处理系统以及可编程硬件阵列等问题。 程序员可以学会如何使用简单的软件界面和框架来快速实现他们的机器学习算法，系统设计师可以利用它来获取系统的最高性能。 内容导读 器件的架构 与Zynq7000相比，Zynq MPSoC 进一步整合了处理器系统中可选择的处理器数量和性能，最多可配备四个ARM Cortex-A53处理器内核和两个ARM Cortex-R5实时处理器内核。此外，该架构进一步拓展了可编程逻辑门阵列中的DSP切片和分布式存储器的规模。在开发当今新兴的AI应用程序时，全新的MPSoC架构将实现繁琐的算术计算和数据移动的过程变得十分轻松有趣。 设计工具和方法 SoC系统将包括硬件设计和软件设计两个方面。硬件设计会映射到SoC设备上的FPGA逻辑资源，而软件则运行在一个或多个系统内部署的处理器上。在此设计流程中，硬件和软件开发可以在很大程度上独立进行，然后整合。工程师使用他们选择的工具生成硬件系统的元素，并使用Xilinx Vivado开发环境实现系统集成和实现目标设备。软件开发人员可以使用Xilinx软件开发工具包（SDK）进行开发。这是传统的软硬件协同设计方法。 Xilinx的SDx开发环境则是一种更高级的开发方式。在Xilinx SDx工具中可以完全使用软件代码对整个系统进行描述，然后对各种计算进行资源分配（在用户指导下）。这使得面向软件的软硬件协同设计已经发生了相当大的转变。本书的第4章中更详细地讨论了关于SDx设计方法。 更先进的应用实现 本书还讨论了Zynq上许多应用程序的实现，包括FINN-R开源框架的有效性神经网络的实现、基于Python的Zynq设备框架和机器学习应用程序。我们可以预见到一些基于Zynq的更为优秀的产品，包括高级驾驶员辅助系统（ADAS），计算机视觉，“大数据”分析等。
Xilinx Zynq UltraScale+ MPSOC XCZU4EV 核心板原理图
07-10
【Xilinx Zynq UltraScale+ MPSOC XCZU4EV 核心板原理图】是基于Xilinx公司的Zynq UltraScale+多处理器系统级芯片（MPSOC）的电路设计，主要用于嵌入式系统开发。这个核心板集成了处理器系统（PS）和可编程逻辑（PL...
ZYNQ MPSoC的Vitis批处理文件用于下载程序至flash（包含fsbl）
12-13
此外，熟悉该批处理文件的使用也意味着开发者能够更好地利用Vitis平台提供的其他工具和功能，从而在ZYNQ MPSoC平台上开发出性能更优、功能更丰富的应用。 当然，正确使用此类批处理文件也需要开发者具备一定的...
FPGA MPSoC_XCZU2CG驱动DDR4读写数据（Vivado Design Suite和Verilog HDL实现）
04-25
XCZU2CG、XCZU2EG和XCZU4EV是Xilinx Zynq UltraScale+ MPSoC系列的一部分，集成了高性能的ARM Cortex-A53和ARM Cortex-R5处理器系统，以及丰富的片上外设和存储接口，如DDR4控制器。 2. **DDR4内存**：DDR4 SDRAM...
ZYNQ FPGA DPU IP的使用
小铁匠的博客
08-03 6267
ZYNQ FPGA DPU IP的使用 版本：2019.1 开发板：ZCU102 资源：Zynq UltraScale＋ MPSoC DPU TRD 2019.1 打开Hardware Design生成HDF文件 On Linux: Open a Linux terminal Change directory to $TRD_HOME/pl Run the following command in Vivado shell to create the Vivado IPI project and invo
Zynq Ultrascale+ MPSOC XCZU3EG-SFVC784-2-I ：基础操作1.使用JTAG调试LED程序
weixin_46571426的博客
11-26 1900
2.选择芯片列表，我这里使用的是XCZU3EG-SFVC784-2-I，所以选择如下，如果自己的Vivado没有自己的型号，可以在安装软件时记得勾选芯片包。这里需要注意下自己的芯片速度等级，型号，以及芯片封装，切记不能选错。综合完后，产生用于下载调试的比特流，在这里，要把MPSOC的启动方式改为000，即是JTAG模式。打开VIVADO2021.2，创建目录，不能使用英文目录，这是一个良好习惯，我这里使用的版本是2021.2。创建完后，这里有个创建工程的总结，在这里我们可以检查一遍，没有错再继续下一步。
【Vitis AI】Zynq UltraScale＋ MPSoC DPU TRD 流程 Vivado 2022.1
最新发布
kanhao100的博客
03-27 1539
如何设置 ZCU102 评估板并运行 TRD.如何更改 DPU 的配置.，FPGA开发
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十三章 PS端DP的使用
ALINX技术博客
01-20 2200
原创声明： 本原创教程由芯驿电子科技（上海）有限公司（ALINX）创作，版权归本公司所有，如需转载，需授权并注明出处。 适用于板卡型号： AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG vivado工程目录为“ps_hello/vivado” vitis工程目录为“ps_dp/vitis” 本章介绍PS端DisplayPort的使用。Vivado工程仍然基于“ps_hello” 软..
XCZU19EG-2FFVC1760I PS端504接DDR4方法
weixin_42444434的博客
06-28 543
xczu3cg从emmc启动
wcqq12345的专栏
04-11 441
把BOOT.BIN和Image.ub拷到emmc下就行了。
ZYNQ-代码规范-资源链接
yunddun的博客
11-15 358
小梅哥 正点原子FPGA视频 模块例化： moudle 模块例化使用 u_xx 表示。 20 //例化计时模块 21 time_count #( 22 .MAX_NUM (TIME_SHOW) 23 ) u_time_count( 24 .clk (sys_clk ), 25 .rst_n (sys_rst_n), 26 27 .flag (add_flag ) 28 ); 29 30 //例化数码管静态显示模块 31 seg_led_static u_seg_led_static ( 32 .clk (
xilinx XCZU3EG 执行Vitis-AI程序例子
僧哥叨叨叨
11-13 935
1、连接好显示器，插上电源，按启动键 2、在Linux终端中查看ip，然后通过ssh软件登录板子 3、root 名 root密，用ssh登录板子，执行一下命令 $ cd ~/dpu_sw_optimize/zynqmp 4、在板子本地， //查看板子的DPU 内核信息 $ dexplorer --whoami //此板子DPU内核是B2304 //图像输出设置 $export DISPLAY=:0.0 $xrandr --output DP-1 --mode 640x480 5、运行Vitis-AI 1.
vivado中添加DPU IP核
u010879745的博客
04-15 6473
Xilinx的平台技术是个新事物，其说明书要么是坑，要么指迷了路，PG338《Zynq DPU v3.2 DPU》虽然尽述DPU的使用方法，但对DPU如何引入却不提，下面带你入局 先下载IP核 https://github.com/Xilinx/Vitis-AI/tree/master/DPU-TRD/dpu_ip/dpu_eu_v3_2_0 拷入你的计算机 成功引入DPU核 ...
评论 4
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

硬码农二毛哥

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值