FPGA优质开源项目 – PCIE通信

原创

已于 2023-08-30 18:47:37 修改 · 7.9k 阅读

73 ·

CC 4.0 BY-SA版权

文章标签：

#fpga开发 #PCIE #开源

于 2023-08-06 20:50:10 首次发布

本文详细介绍了如何在Vivado2017.4环境下使用Xilinx的XDMAIP核进行PCIE通信，包括IP核配置、Vivado工程源代码结构，以及如何实现在FPGA上进行BAR地址空间和DMA内存空间的读写。附有源码获取方式。

本文介绍一个FPGA开源项目：PCIE通信。该工程围绕Vivado软件中提供的PCIE通信IP核XDMA IP建立。Xilinx提供了XDMA的开源驱动程序，可在Windows系统或者Linux系统下使用，因此采用XDMA IP进行PCIE通信是比较简单直接的。

本文主要介绍一下XDMA IP核的使用和Vivado工程的源代码结构。文章末尾有该工程源码获取方式，有需要的小伙伴可自取。希望小伙伴们点赞、分享支持一下~

一、软硬件平台

软件平台：Vivado 2017.4;
硬件平台：XC7Z035FFG676-2;

二、IP核参数配置

2.1 XDMA

XDMA (DMA Subsystem for PCI Express) 是Xilinx提供的可用于PCIE2.0，PCIE3.0的SG模式DMA IP核。该IP核可配置AXI4接口或者AXI4-Stream接口，如果配置成AXI4接口，可方便接入AXI总线互联，与DDR进行数据传输。

另外XDMA还提供可选择的AXI4-Lite Master和AXI4-Lite Slave接口。其中AXI4-Lite Master接口可用于实现 PCIE BAR 地址到 AXI4-Lite 寄存器地址的映射，可以用于读写用户逻辑寄存器，AXI4-Lite Slave接口用来将 XDMA 内部寄存器开放给用户逻辑，用户逻辑可以通过此接口访问 XDMA 内部寄存器。