建立时间、保持时间和亚稳态

已于 2023-06-08 18:32:07 修改
阅读量644 收藏 5
点赞数
文章标签： fpga开发 数字电路
于 2023-06-08 18:18:55 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/cjx_csdn/article/details/131113382
版权

目录

一、建立时间和保持时间

二、亚稳态

三、避免亚稳态策略

四、多级寄存器阻断亚稳态传播

一、建立时间和保持时间

        如图1所示，建立时间（set up time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器，建立时间决定了该触发器之间的组合逻辑的最大延迟。 

        保持时间（hold time）是指在触发器时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被打入触发器，保持时间决定了该触发器之间的组合逻辑的最小延迟。

图1  建立时间（tsu）和保持时间（th）

二、亚稳态

        亚稳

最低0.47元/天 解锁文章
cjx_csdn
关注
跨时钟域问题（一）(建立时间保持时间和亚稳态)
安静到无声
08-09 1434
触发器的建立时间和保持时间在时钟上升沿左右定义了一个时间窗口，如果触发器数据输入端口上的数据在这个时间窗口内发生变化（或者数据更新），那么就会产生时序违规。存在这个时序违规是因为违反了建立时间要求和保持时间要求，此时触发器内部的一个节点（一个内部节点或者要输出到外部节点）可能会在一个电压范围内浮动，无法稳定在逻辑0或者逻辑1状态。换句话说，如果数据在上述窗口中被采集，触发器中的晶体管不能可靠地设置为逻辑0或者逻辑1对应的电平上。...
时序分析基本概念介绍——建立时间和保持时间
qq_34326957的博客
06-03 1万+
静态时序分析中最基本的就是setup和hold时序分析，其检查的是触发器时钟端CK与数据输入端D之间的时序关系。解决时序收敛的问题也是静态时序分析中的主要任务。
建立时间&保持时间、亚稳态
面朝大海
06-28 1300
如果亚稳态持续时间过长（超过一个或者两个时钟周期），就有可能被下一级的触发器捕获，导致下一级触发器也处于亚稳态，这就是亚稳态的传播现象。触发器链只能抑制亚稳态往下传输(或者减小其往下传输的概率)，并不一定能够同步正确的控制信号的值，这与亚稳态稳定后的值有关。如果稳定后错误，只能复位，但至少比亚稳态一直传播下去要好。多级触发器是缓解亚稳态传播的常用方法，原理也很简单，就是给亚稳态尽可能多的时间去恢复，尽量晚一点到达接收端。触发器无法在某个规定时间段内达到一个可确认的状态，亚稳态会带来功能的错误。
硬件工程师社招题：建立时间与保持时间
最新发布
m0_67952252的博客
04-23 311
保持时间（Th：hold time）是指数据稳定后保持的时间，如果保持时间不满足要求那么数据同样也不能被稳定的打入触发器。至于时间怎么计算喃，就要细致的计算了，但是这是研究生和FPGA才做的事，我们就不过多展开了，毕竟你也用不上，狗头保命。我们先来理解建立时间（Th：hold time）：时钟沿到来之前数据从不稳定到稳定所需的时间。我们再来理解保持时间（Th：hold time）是指数据稳定后保持的时间。好多的门电路，而门电路是有延迟的，所以从CLK被打入锁存器到输出是有时间的。好了，简单理解就到这里啦。
保持时间与建立时间
刘兵马俑的博客
08-08 3024
保持时间和建立时间 ---------- 我的个人见解   在描述保持时间和建立时间之前我们首先需要了解为什么需要保持时间和 建立时间， 通俗的说就是在时钟信号来临之前， 传输给寄存器的信号必须保持稳 定，有效，才可以打入触发器，称为建立时间；时钟沿来了之后，信号必须维持 稳定一段时间，使得信号能够正确被打入触发器；         下面我们就经典的 D 触发器来解
建立时间和保持时间
weixin_30802171的博客
11-19 1236
概念的理解： 1、建立时间（setup time）：是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；也即是，建立时间（setup time）触发器在时钟沿到来之前，其数据的输入端的数据必须保持不变的时间；建立时间决定了该触发器之间的组合逻辑的最大延迟。 2、保持时间（hold time）：是指在触发器的时钟信号上升沿...
一看就懂的建立时间和保持时间
热门推荐
孜孜不倦
05-06 2万+
目录 前言 首先 画波形图分析 练习 前言 建立时间（set up time）和保持时间（hold time）一直是面试中的必考题，因为一直都不是很清楚明白的理解这两个概念，故在本文中通过一系列的分析来彻底搞懂这两个概念，力求看一遍就能在面试过程中侃侃而谈，对答如流。 首先 先上定义（来自维基百科）： 建立时间是在时钟事件发生之前数据信号应保持稳定的最短时间，以便时钟能够可...
建立时间保持时间 污染延迟
02-25
### 建立时间、保持时间和污染延迟的概念 在数字电路设计中，建立时间(setup time)定义为数据信号到达触发器输入端之后，在下一个时钟边沿到来之前所需稳定的时间长度[^1]。这确保了数据能够在时钟脉冲作用下被正确...
在FPGA时序设计中，如何确保触发器满足建立时间和保持时间的要求以避免亚稳态？请结合实例说明。
11-10
在面试题集中《数字IC设计与FPGA面试关键：同步异步逻辑、时序设计》中，读者可以找到更多关于建立时间、保持时间和亚稳态处理的面试题目和解答，这些题目旨在帮助面试者深入理解这些重要概念，并在实际工作中应用...
异步时钟域的亚稳态问题和同步器
02-03
判决窗口由建立时间和保持时间组成，这两个参数定义了输入信号在时钟触发沿前后需要保持稳定的时间长度。如果输入信号在这个时间段内发生变化，触发器就可能无法确定最终状态。 **亚稳态的影响**：处于亚稳态的...
数字电路-建立时间和保持时间详解
shall we offer的博客
07-13 8273
对于数字系统而言，建立时间（setup time）和保持时间（hold time）是数字电路时序的基础。数字电路系统的稳定性，基本取决于时序是否满足建立时间和保持时间。我自己在初学时一度很难理解清楚他们的概念，在这里用笔记的方式尽量详细解释建立时间和保持时间的要点。
建立时间和保持时间关系详解
edo_full的专栏
03-05 4599
009-09-24 11:12:23|  分类： verilog|字号 订阅 图1     建立时间（setup time）是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被打入触发器；     保持时间（hold time）是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间
建立时间与保持时间
安静到无声
06-11 1201
建立时间（Set up time，简写为TsuT_{su}Tsu​）是指触发时钟沿（以上升沿为例）到达D触发器之前，要求输入信号必须已经达到稳定的时间。对应的，保持时间（Hold time，简写为ThT_hTh​）是指触发时钟沿到达D触发器之后，要求输入信号还需要保持必须稳定的时间。建立时间、保持时间相对于触发时钟沿的关系如图所示。输入信号在建立时间和保持时间不能发生变化，容易出现灾难。 D触发器的输出也会有时延，也就是说，D触发器的输出信号（Q）一般会晚于对应时钟信号的出发沿输出有效信号。这个时延一般称
建立时间和保持时间概念
u012521203的专栏
07-14 6520
一、概念 　　建立时间和保持时间都是针对触发器的特性说的。 　　时序图如下： 建立时间（Tsu：set up time）　　 　　是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被稳定的打入触发器，Tsu就是指这个最小的稳定时间。 保持时间（Th：hold time）　　 　　是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被稳定的打入触发器，Th就是指这个最小的保持时间。 输出相应时间（Tc
set up time and hold time 简单解释（文末附上进阶版解释，需要一定模拟基础）
ringcqy的博客
06-02 1059
Every flip-flop has restrictive time regions around the active clock edge in which input should not change. We call them restrictive because any change in the input in this regions the output may be the expected one (*see below). It may be derived from eit
静态时序分析SAT
aijianting4083的博客
03-07 640
1. 背景 静态时序分析的前提就是设计者先提出要求，然后时序分析工具才会根据特定的时序模型进行分析，给出正确是时序报告。 　　进行静态时序分析，主要目的就是为了提高系统工作主频以及增加系统的稳定性。对很多数字电路设计来说，提高工作频率非常重要，因为高工作频率意味着高处理能力。通过附加约束可以控制逻辑的综合、映射、布局和布线，以减小逻辑和布线延时，从而提高工作频率。 2...
建立时间和保持时间的分析(setup time and hold time)
master_super的博客
08-25 4792
首先对建立时间和保持时间要有一些初步的理解 书面解释 建立时间：是指在时钟上升沿到来之前数据必须保持稳定的时间。 保持时间：是指在时钟上升沿到来以后数据必须保持稳定的时间。 对于每一个寄存器来说，建立时间和保持时间都是一个确定的参数，目的是为了在数据采样的时候数据能够稳定 建立时间 用这个简单的两个寄存器来对建立时间和保持时间进行分析 我们主要对寄存器reg2来进行分析 首先我们要明确数据到达寄存器reg2所需要的时间 其中的参量： Tclk1:时钟到达寄存器reg1的时间 Tco：数据在时钟到来之后
【亚稳态、建立时间和保持时间】亚稳态的产生原因、危害及解决方法
记录学习历程
02-26 3861
一、亚稳态的产生原因 如图所示，当sys_clk时钟信号上升沿踩到Rx信号的变化间隙时，此时输出的Rx_reg1信号就会出现亚稳态，其输出信号就会出现震荡、毛刺或者固定在某一电压值，而不是等于D端输入的值，经过震荡之后，Q端会输出0或者1。 出现亚稳态的原因：在信号输入到寄存器的时候，建立时间Tsu和保持时间Th不满足条件。 这里就涉及到建立时间和保持时间的概念。 建立时间： 时钟信号上升沿到来之前，输入信号数据需要维持一定时间的稳定状态，这个“一定时间”就是建立时间。 保持时间： 时
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值