ARMv8 Cache概念梳理

已于 2022-04-13 19:37:48 修改
阅读量1.8k 收藏 14
点赞数 1
分类专栏： arm 文章标签： armv8 Cache
于 2022-04-13 13:22:16 首次发布
欢迎转载，多多益善！
本文链接：https://blog.youkuaiyun.com/suz_cheney/article/details/124142907
版权

Cache基本概念

在这里插入图片描述
Line：表示缓存的一行数据
Tag：即内存地址的一部分，用来标记内存和cache一行数据的关联性。
Index：缓存中的第几行，也是第几个Set
Offset：一行缓存中的第几列，粒度到字节
Way：路，即一片缓存，图中有4个Way
Set：组，所有缓存片中相同Index的行，图中有4个Set

Cache框图

例如：64KB L1 Cache，64byte Cache Line，4Way的Cache框图
1 Way有多少个Cache Line？
64 * 1024 / (64 *4) = 256
在这里插入图片描述
44位的地址
43~14bit： 共30bits是Tag，和Set中所有Cache Line的Tag比较，匹配到哪一个Cache Line。
13~6bit： 共8bits是

最低0.47元/天 解锁文章
一文带你完成ARMv8架构中的cache知识点
ABCCloud的博客
05-20 1653
【摘要】 在最初开发ARM架构时，处理器的时钟速度和内存的访问速度大致相同。今天的处理器内核要复杂得多，其时钟速度可以快上几个数量级。但是，外部总线和内存设备的频率并没有扩大到同样的程度。有可能实现小块的片上SRAM，它可以以与内核相同的速度运行，但是与标准的DRAM块相比，这种RAM非常昂贵，因为后者的容量可以达到数千倍。在许多基于ARM处理器的系统中，访问外部存储器需要几十甚至几百个内核周期。 cache的技术背景 在最初开发ARM架构时，处理器的时钟速度和内存的访问速度大致相同。今天的处.
[A-12]ARMv8/ARMv9-Memory-页表描述符(Translation table descriptor)
基层架构师的分享
09-30 1969
本文着重介绍了ARM体系的页表描述符的具体格式。
ARMv8 - 高速缓存（cache）
aigourensheng的博客
07-05 1885
一个经典的arm64体系结构处理器系统包含了多级的高速缓存。 如上图每个CPU内核都有自己的L1高速缓存。L1高速缓存采用分离的两部分高速缓存。d-cache表示L1数据高速缓存， i-cache表示指令高速缓存。每个CPU内核共享一个L2 高速缓存，L2高速缓存采用混合的方式，不再区分指令和数据cache，此时还外接了一个扩展的L3高速缓存。cache工作方式处理器在访问存储器时，会把地址同时传递给TLB（Translation Lookaside Buffer）和cache。TLB是一个用于存储虚拟地
深入理解ARMv8架构中的Cache设计
最新发布
JZH2O的博客
04-22 889
在现代处理器架构中，缓存（Cache）作为CPU与主存之间的高速数据缓冲区，是提升系统性能的关键组件。本文将深入探讨ARMv8架构中的缓存设计，解析其工作原理与优化技巧。
【Cache篇】MESI协议
Muggle的博客
05-01 1882
对于单核CPU来说，不存在数据一致性问题；然而对于多核系统来说，不同CPU上的cache和ram可能具有同一个数据的多个副本。这就会导致数据观察者（CPU/GPU/DMA）能看到的数据不一致。 因此，维护cache一致性就非常有必要。
从程序员的角度来考虑cache 以ARMv8 cache 为例
u011011827的博客
05-07 1192
ARMv7 ARMv8 架构定义了cache ,并且给了我们一些操作方法 RISC-V 架构使用了cache ,但是没给 Cache maintenance operations 作为一个编程人员 我们需要知道 1.当前芯片有什么cache配置 1.1 几级cache 1.2 如何区分outer/inner 1.3 cache 大小 2.cache的隐式操作及如何控制(cache策略) 2.1 什么时候从 memory 加载数据到cache 2.2 什么时候从 cache(writ
ARMv8-A编程指导之Caches（4）
flyingnosky的专栏
02-17 3047
4 PoC和PoU 对于组为基础和路为基础的清除和无效化，操作针对的是cache中的某一级cache。对于使用VA的操作，架构定义了连个点： （1）一致性点PoC。对于某个地址，PoC为所有能够访问内存的观察者比如core，DSP，dma引擎保证看到一个内存的位置是相同内容。通常，主要是外部系统内存。 （2）统一点PoU。对于core来说，PoU为指令/数据cache以及core中转换表walk保证看到一个内存位置是相同的内容。比如，一个统一的L2 cache将是哈佛系统中L1 c...
ARMv8高速缓存（Cache）和内存管理单元（MMU）
太白断水客
02-04 2594
Cache弥补取速率差异。MMU控制Cache策略、内存属性、访问权限并提供虚拟地址映射功能。
[A-17]ARMv8/ARMv9-Memory-内存屏障机制(Observer & Barrier)
基层架构师的分享
11-10 1155
本文介绍了ARM体系下的内存屏障机制。
[V-14][A-37]ARMv8/v9-GIC-虚拟中断直接注入VM的软件架构(ITS驱动架构)
基层架构师的分享
04-13 619
本文介绍了虚拟中断直接注入VM的软件架构，同时讨论了ITS的软件架构。
ARM的一些基础知识
cy413026的博客
01-18 1048
P-CHANNEL和Q-CHANNEL。
深度学习armv8/armv9 cache的原理
baron-周贺贺-代码改变世界ctw
01-06 3069
1、为什么要用cache? ARM 架构刚开始开发时，处理器的时钟速度和内存的访问速度大致相似。今天的处理器内核要复杂得多，并且时钟频率可以快几个数量级。然而，外部总线和存储设备的频率并没有达到同样的程度。可以实现可以与内核以相同速度运行的小片上 SRAM块，但与标准 DRAM 块相比，这种 RAM 非常昂贵，标准 DRAM 块的容量可能高出数千倍。在许多基于 ARM 处理器的系统中，访问外部存储器需要数十甚至数百个内核周期。 缓存是位于核心和主内存之间的小而快速的内存块。它在主内存中保存项目的副本。对高速
【ARMv8/v9 系统寄存器 5 -- ARMv8 Cache 控制寄存器 SCTRL_EL1 使用详细介绍】
CodingCos的博客
05-15 1134
可以看到打开指令cache和关闭指令cache两者是有一定时间差的，随着测试量的加大这个时间差将会进一步加大，所以代码中一般都会将cache打开。，这篇文章主要是介绍如果通过控制这个寄存器来 enable cache 和 disable cache的。域来打开 指令cache和数据cache。接下来以使能指令cache为例进行简单介绍。如上图所示，可以通过。
[mmu/cache]-ARMV8的cache的维护指令介绍
baron-周贺贺-代码改变世界ctw
11-18 7759
Armv8里定义的Cache的管理的操作有三种： 无效（Invalidate） 整个高速缓存或者某个高速缓存行。高速缓存上的数据会被丢弃。 清除（Clean） 整个高速缓存或者某个高速缓存行。相应的高速缓存行会被标记为脏，数据会写回到下一级高速缓存中或者主存储器中。 清零（Zero） 在某些情况下，对高速缓存进行清零操作起到一个预取和加速的功效，比如当程序需要使用一大块临时内存，在初始化阶段对这个内存进行清零操作，这时高速缓存控制器会主动把这些零数据写入高速缓存行中。若程序主动使用高速缓存的清零操作，那么
ARMv8 Caches
gaussrieman123的博客
10-24 2114
ARMv8 cache 模型 L1 cache是每个核心独有，L2 cache是每个簇共享， L3 cache是所有簇共享 cache 术语 tag是内存地址的一部分，保存在cache中，用来唯一标识主内存和cache line 之间的联系。 一个cache line最高位的几位，是用来告诉cache这个信息是保存在内存什么地方，也被称作tag。总的cache大小是它能保存的所有数据的大小...
ARMv8如何读取cache line中MESI 状态以及Tag信息（tag RAM & dirty RAM）并以Cortex-A55示例
DayDayUp
10-02 5553
本文以Cortex-A55处理器为例，通过访问 处理器中的内部存储单元（tag RAM和dirty RAM），来读取cache line 中的MESI信息。 Cortex-A55提供了一种通过读取一些系统寄存器，来访问Cache 和 TLB使用的一些内部存储单元（internal memory）的机制。这个功能可以探查出当缓存中的数据与主存中的数据不一致时存在的问题。 此外，AArch64模式和AArch32模式的读取方式不同： 当处理器处于AArch64模式时，先通过一些只写（write-only）寄存器
[A-01] ARMv8/ARMv9-Cache的基本架构
基层架构师的分享
06-22 1819
本文介绍ARMv8/ARMv9 Cache相关的基本架构。
ARM基础学习-Cache和写缓冲器
ForDream321的专栏
05-06 2044
Cache介绍CPU的主频可以达到200MHZ，而一般性能的主存储器操用DRAM。其存储周期仅为100ns-200ns，主存储的性能将会影响整个系统的性能，Cache和写缓冲区位于主存储区和CPU之间，主要用来提高存储系统性能； 而cache经常与写缓冲器（write buffer）一起使用，使用writer buffer的目的是，将处理器和cache从较慢的对主存的写操作中脱离出来。
ARMv8-A编程指导之Caches（2）
flyingnosky的专栏
02-10 919
1.2 Cache tags和物理地址 每个cache line都有一个tag与之相关，该tag记录了与cache line相关的外部内存的物理地址。Cache line的大小是由实现定义的。但是，由于内部互连所有的core需要有相同大小的cache line。 访问的物理地址用来决定数据在cache中的位置。最低位用于选择cache line中的相关项。中间位作为index用来选在cache组中的特定的line。最高位用于标识地址的其他部分，并用于与该line存储的标识...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值