Modelsim do文件的自动化仿真及模板

本文详细介绍了使用Tcl脚本进行ModelSim仿真的流程,包括库的创建与映射、源代码编译、仿真器启动及信号波形添加等关键步骤,通过实例演示了如何快速设置并运行仿真,适用于熟悉Verilog或VHDL的硬件开发者。

引言

modelsim do文件的仿真,熟练掌握的化可以加快仿真速度,并且这也是对以后工作有帮助的事情,这里重新走一下流程,并在以后,经常使用这种方式,方可熟练掌握。

步骤

1、建立库
2、映射库到物理目录
3、编译源代码
4、启动仿真器
5、执行仿真

1、Tcl语言的语法

  • vlib: 创建库。格式 vlib ,默认库的名字为work
    example: vlib work
  • vmap:映射逻辑库名,将逻辑库名映射库路径。语法格式vmap work < library name >
    vmap work work
  • vdir:显示指定库的内容。语法格式vdir -lib < library name >
  • vlog :编译Verilog源代码,库名缺省编译到work本地库,文件按照顺序编译。语法格式vlog -work < library name>
    < file1 >.v < file2 >.v
    vlog -work lpm 20model.v

2、例子

在这里插入图片描述

#此处是注释
quit -sim  #退出工程,因为打开软件时候,可能停留在上一个工程
.main clear #清除命令行显示信息
vlib 
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值