
FPGA/Verilog
文章平均质量分 62
哈拉冰小老弟
这个作者很懒,什么都没留下…
展开
-
72小时入门FPGA -- 初识篇(1)
“小老弟更偏向于带你们实战FPGA,更理论更系统的市面上的视频每家都有涉及。专辑72小时入门FPGA是以A家为主,等专辑结束还会开X家的FPGA,希望我别太懒”01—开门见山以A家为主(其实也可以叫Inter家的,因为A家被Inter收购了),先来看看主要涉及到的开发环境。需要的请下载!具体安装教程上百度搜,会安装软件是一个工程师必备的技能之一!开发平台:Quartus Prime 17.1(包括破解)链接:https://pan.baidu.com/s/1a-_bn.原创 2022-04-11 20:39:07 · 1237 阅读 · 0 评论 -
verilog:case、casez、casex区别
• 在case语句中,敏感表达式中与各项值之间的比较是一种全等比较,每一位都相同才认为匹配。 • 在casez语句中,如果分支表达式某些位的值为高阻z,那么对这些位的比较就会忽略,不予考虑,而只关注其他位的比较结果。 • 在casex语句中,则把这种处理方式进一步扩展到对x的处理,即如果比较双方有一方的某些位的值是z或x,那么这些位的比较就不予考虑。注意:...原创 2019-07-18 17:36:46 · 2811 阅读 · 0 评论 -
FPGA型号命名
举例:EP2C20F484C6EP 工艺2C cyclone2 (S代表stratix。A代表arria)20 2wLE数量F484 FBGA484pin 封装C6 八速LE数量在同等器件信号的同时越多的越好。同时越贵管脚数量在同等情况下越多越好。器件速度越快越好。在数字电路中:LE 是latch-enable的缩写,即锁存...原创 2019-07-19 08:42:46 · 2208 阅读 · 0 评论 -
quartus ii 代码自动补全操作
在quartus ii环境中,可以自动补全代码,在代码多的情况下,有些状态机参数可能记不住,然后也可以加快代码的速度。在quartus ii中进行以下操作即可。tools-------->options....text rditor------>autocomplete text-------->如图进行勾选即可令代码自动补全。...原创 2019-07-25 15:18:36 · 7227 阅读 · 0 评论