ZYNQ部分功能引脚定义

关于Zynq的芯片引脚数比较多，功能配置比较多，对硬件攻城狮们设计电路图有一定的考虑，这里主要参考ug865这篇文档，对一些管脚翻译了下，给不爱看英文的看看，我自己也做记录。

1：IO_LXXY_# / IO_XX_#：复用，输入输出，大部分用户输入输出引脚兼容差分信号，每个BANK的最上面和最下面的引脚是单端的，IO代表输入输出，L代表差分，XX表示数字，第多少对差分信号，#是BANK号。
2：配置引脚
DONE_0 双向专用引脚，高有效，表示FPGA配置完成。
INIT_B_0 双向专用引脚，低有效，表示存储器配置的初始化
PROGRAM_B_0 输入引脚，专用，低有效，逻辑配置异步复位
CFGBVS_0 输入引脚，专用，针对bank0 的多种配置选择I/O标准类型的预配置
PUDC_B 多功能，输入，在配置的时候上拉，当上电后和在配置的过程中，低有效的PUDC_B引脚输入在选择的输入输出引脚上使能内部上拉电阻。这个引脚低的时候，在每个SelectIO引脚内部上拉电阻使能;当高的时候，内部上拉电阻不使能。这个引脚必须直接接地。不允许在配置前和配置的时候悬空
TCK_0 输入引脚，专用，JTAG时钟
TDI_0 输入引脚，专用，JTAG数据输入
TDO_0 输出引脚，专用，JTAG数据输出
TMS_0 输入引脚，专用，JTAG模式选择

3：电源引脚

GND 专用地
VCCPINT 专用给PS 1V