chuckfql的专栏

1. 计数器学习module my_counter(clk,rstn,led);  input clk; input rstn; output reg led;  reg[24:0] count;   always@(posedge clk,negedge rstn)     if(rstn == 1'b0)      count = 1'b0;

3.4 实验十：串口模块单片机？串口？这些已经是众所周知的组合了吧。但是有一点你是否明白过串口传输的细小部分呢？我们先抛开硬件接口不谈（基本上没有什么好谈），在传统的串口实验。我们只是在串口的表面上，对单片机的寄存器进行配置和查询，来实现串口的操作~实际上你知不知道，串口在传输的期间，到底发生了什么事情？使用Verilog HDL对串口建模，你会很底层的窥探到它。串口传输数据都是一

       XILINX  V6 的板子，BPI下载模式，下载的时候出现了那样的情况，调试了很久，在网上看了很多遇到相同问题的人的解答方式（配置模式，上下拉电阻等），都没有解决问题，最后通过看官方资料，问题终于解决。 1.要确认原理图设计是否正确，尤其是FPGA下载模式的设置。下载模式中M0,M1或M2接地不要通过电阻接地。2.JTAG下载时钟频率可以调低一些试试。3.BPI  ...