xilinx accumulator j加减法符号代表

God_s_apple

于 2017-09-22 12:00:59 发布

阅读量968

点赞数

分类专栏： xilinx FPGA 常识

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/christne1225i/article/details/78061498

版权

xilinx FPGA 常识专栏收录该内容

11 篇文章

订阅专栏

本文介绍了一种通过ADD端口的电平状态来控制加法器/减法器进行加法或减法运算的方法。当ADD端口为高电平时，执行加法操作；当ADD端口为低电平时，则执行减法操作。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

ADD Input Controls operation performed by Adder/Subtractor-based accumulator (High= Addition, Low = Subtraction)

ADD端口高电平1 代表加法，低电平0代表减法。不要搞错了。

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。