
FPGA
ChrisHunag
这个作者很懒,什么都没留下…
展开
-
FPGA状态机总结
1. 状态机的结构(1)逻辑表达式 下一个状态=F(当前状态,输入信号); 输出信号=G(当前状态,输入信号);(2)Mealy状态机:时序逻辑的输出取决于状态与输入(3)Moore状态机:时序逻辑的输出取决于状态2. 状态编码的类型(1)独热编码:一个bit代表一个状态(4中状态的编码有:4’b0001, 4’b0010, 4’b100原创 2017-05-14 09:37:52 · 1256 阅读 · 0 评论 -
含PLL的lock信号的异步复位同步释放
下图展示了该结构:结构分为三部分,分别是PLL的异步复位同步释放,PLL模块,和系统的异步复位同步释放。 PLL模块由IP核产生,使用异步复位,当锁定时候,Locked信号置位。 异步复位同步释放部分当iRstN信号低电平,所有D触发器输出0,产生复位信号;iRstN信号置位,四个D触发器都有可能存在亚稳态,使得输出电平可能为原先电平或者为D原创 2017-05-14 21:43:44 · 4901 阅读 · 0 评论 -
格雷码的FPGA实现
1. 格雷码定义 在一组数的编码中,若任意两个相邻的代码只有一位二进制数不同,则称这种编码为格雷码(Gray Code),另外由于最大数与最小数之间也仅一位数不同,即“首尾相连”,因此又称循环码或反射码。2. 转换方法(1)递归查表法 1位格雷码有2个码字:0和1; (n+1)位格雷码中的前2^n(2的N次方)个字码等于n位格雷码原创 2017-05-14 21:58:49 · 3588 阅读 · 0 评论 -
RS232串口通信
1. 介绍 RS232是一种全双工异步的总线,PC端使用如下的DB-9接口。其中有三个脚比较重要,分别为Pin2:Received Data(RXD)、Pin3:Transmit Data(TXD)、Pin5:Ground(GND)。RS232是一种端到端的通信方式,在开始通信前,需要手动的确定两个RS232的端口通信参数是一致的。由于使用的习惯,这里只说明RS原创 2017-05-19 11:14:35 · 11882 阅读 · 0 评论