chinesedragon2010的专栏

1.      MMUMMU：memory management unit，称为内存管理单元，或者是存储器管理单元，MMU是硬件设备，它被保存在主存(main memory)的两级也表控制，并且是由协处理器CP15的寄存器1的M位来决定是enabled还是disabled。MMU的主要作用是负责从CPU内核发出的虚拟地址到物理地址的映射，并提供硬件机制的内存访问权限检查。MMU使得每个用户进程拥有自己的地址空间(对于WINCE5.0，每个进程是32MB;而对于WINCE6.0，每个进程的独占的虚拟空间是2G

<br />S3C2443时钟管理<br /> <br />S3C2443有两个PLL用来产生内部时钟，分别是MPLL和EPLL，其中MPLL为包括ARM，AHB和APB的总体功能模块产生内部时钟，而EPLL为比如是USB，I2S和camera等这些具体的模块产生时钟，我们可以通过软件编程来控制这个两个PLL的工作频率，可以关闭和开启内部时钟源来减少功耗。<br /> <br />1.MPLL和EPLL时钟源的选择<br /><br /><br />从上图可知主要的时钟源来之外部晶振(XTI)或者外部时钟(

<br />Cache的工作原理 <br />　  Cache的工作原理是基于程序访问的局部性。 <br />    对大量典型程序运行情况的分析结果表明，在一个较短的时间间隔内，由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。指令地址的分布本来就是连续的，再加上循环程序段和子程序段要重复执行多次。因此，对这些地址的访问就自然地具有时间上集中分布的倾向。 <br />    数据分布的这种集中倾向不如指令明显，但对数组的存储和访问以及工作单元的选择都可以使存储器地址相对集中。这种对局部范围的存储器

<br />一种芯片，用于减轻系统微处理器的特定处理任务。例如，数学协处理器可以控制数字处理；图形协处理器可以处理视频绘制。例如，intel pentium 微处理器就包括内置的数学协处理器。 <br />　　协处理器可以附属于ARM处理器。一个协处理器通过扩展指令集或提供配置寄存器来扩展内核处理功能。一个或多个协处理器可以通过协处理器接口与ARM内核相连。 <br />　　协处理器可以通过一组专门的、提供load-store类型接口的ARM指令来访问。例如协处理器15（CP15），ARM处理器使用协处理器

<br />