调试寄存器（DRx）理论与实践

最新推荐文章于 2023-07-28 14:45:00 发布

原创

最新推荐文章于 2023-07-28 14:45:00 发布 · 5.7k 阅读

6 ·

CC 4.0 BY-SA版权

文章标签：

#api #exception #windows #byte #border #测试

本文详细介绍了调试寄存器DRx的理论知识，包括DR0到DR7的功能、断点设置及调试控制。通过实例展示了在9X系统中设置BPM断点的方法，并探讨了在WINNT系统下使用调试API设置断点的复杂性。内容涵盖了DRx寄存器的使用，以及在不同场景下的调试策略。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

导读：

标题:DRx寄存器的使用（待续） (4千字)
发信人:hume
时间:2003-06-18 17:33:11
详细信息:

调试寄存器（DRx）理论与实践
By Hume/冷雨飘心
前言+牢骚：
生活的苦痛就象烈火，时时煎熬着伤痕累累疲惫不堪的那颗心。我拼力挣扎，然而却无济于事……
太残酷了….上帝也在苦笑。
                                              题记

很多人问Drx调试寄存器的用法，网上实际上有很多资料，但是很多人还是不肯去翻，于是我来写点东西，算是给对DRx尚有疑惑的解答吧。不要在QQ上问我任何问题，如果有错误，请来信指明：Humewen@21cn.com。

1.一点理论
＝＝＝＝＝
本文假设你已经知道调试器的使用方法以及bpx，bpm，int 3，异常都分别是什么，本文不是一篇超级扫盲教程。
Intel 80386以上的CPU提供了调试寄存器以用于软件调试。386和486包括6个调试寄存器：Dr0，Dr1，Dr2，Dr3，Dr6和Dr7。这些寄存器全是32位，如下图所示：

   |－－－－－－－－－－－－－－－|－－－－－－－－－－－－－－－－|
Dr0|                 用于一般断点的线性地址
   |－－－－－－－－－－－－－－－|－－－－－－－－－－－－－－－－|
Dr1|                 用于一般断点的线性地址
   |－－－－－－－－－－－－－－－|－－－－－－－－－－－－－－－－|
Dr2|                 用于一般断点的线性地址
   |－－－－－－－－－－－－－－－|－－－－－－－－－－－－－－－－|
Dr3|                 用于一般断点的线性地址
   |－－－－－－－－－－－－－－－|－－－－－－－－－－－－－－－－|
Dr4|                     保留
   |－－－－－－－－－－－－－－－|－－－－－－－－－－－－－－－－|
Dr5|                     保留
   |－－－－－－－－－－－－－－－|－－－－－－－－－－－－－－－－|
Dr6|                              |BBB                     BBB B |
   |                              |TSD                      3 2 1 0 |
   |－－－－－－－－－－－－－－－|－－－－－－－－－－－－－－－－|
Dr7|RWE LEN   ...    RWE LEN    |  G               GLGLGLGLGL |
   | 3   3    ...        0    0     |  D               E E 3 3 2 21 100 |
   |－－－－－－－－－－－－－－－|－－－－－－－－－－－－－－－－|
31                            15                                0

Dr0~3用于设置硬件断点，即在调试器中经常使用的bpm断点，由于只有4个断点寄存器，所以最多只能设置4个bpm断点。Dr7是一些控制位，用于控制断点的方式，Dr6用于显示是哪些引起断点的原因，如果是Dr0～3或单步（EFLAGS的TF）或由于GD置位时访问调试寄存器引起1号调试陷阱的话，则相应设置对应的位。下面对Dr6和Dr7的对应位做一些详细介绍：

调试控制寄存器Dr7：
＝＝＝＝＝＝＝＝＝＝
位0 L0和位1 G0：用于控制Dr0是全局断点还是局部断点，如果G0置位则是全局断点，L0置位则是局部断点。
G1L1～G3L3用于控制D1～Dr3，其功能同上。

LEN0：占两个位，开始于位15，用于控制Dr0的断点长度，可能取值：
00  1字节
01  2字节
10  保留
11  4字节
RWE0：从第17位开始，占两个位，控制Dr0的断点是读、写还是执行断点或是I/O端口断点：
00  只执行
01 写入数据断点
10 I/O端口断点（只用于pentium+，需设置CR4的DE位）
11 读或写数据断点
RWE1～3，LEN1～3分别用于控制Dr1～3的断点方式，含义如上。

还有一个GD位：用于保护DRx，如果GD位为1，则对Drx的任何访问都会导致进入1号调试陷阱。即IDT的对应入口，这样可以保证调试器在必要的时候完全控制Drx。

调试状态寄存器Dr6：
＝＝＝＝＝＝＝＝＝
该寄存器用于表示进入陷阱1的原因，各个位的含义如下：
B0～B3，如果其中任何一个位置位，则表示是相应的Dr0~3断点引发的调试陷阱。但还需注意的是，有时候不管GiLi如何设置，只要是遇到Drx指定的断点，总会设置Bi，如果看到多个Bi置位，则可以通过GiLi的情况判断究竟是哪个Dr寄存器引发的调试陷阱。
BD置位表示是GD位置位情况下访问调试寄存器引发的陷阱。
BT置位表示是因为TS置位即任务切换时TSS中TS位置1时切到第二个任务时第一条指令时引发的。
BS置位表示是单步中断引发的断点。。。。即EFLAGS的TF置位时引发的调试陷阱。

注意I/O端口断点是586+以上CPU才有的功能，受CR4的DE位的控制，DE为1才有效。（DE是CR4的第3位）。

2、一点常识
＝＝＝＝＝＝
如果你使用调试器的话，一定清楚bpx断点，bpx实际上就通过在代码中插入int 3（0xCC或0xCD03），将引发int 3中断。具体的intel IA-32保护模式异常机制并不是我三言两语能解释清楚的，如必要请参照相关资料。
Bpm和BPIO断点是利用CPU的硬件调试器设置的断点。
有些调试功能只在586+以上CPU才能使用，为增强兼容性用CPUID测试。（测试方法见我后续文章。）
关于调试API，是Windows提供给开发者的调试原API。具体实现涉及windows的内部机制，不是简单的int x就能解释清楚的，有兴趣者可参阅相关资料，或等我有时间胡说一通。

3、一点实践

设置BPM断点很简单，只要相应设置Drx即可，产生的异常是STATUS_SINGLE_STEP，只要用调试API或SEH或VEH处理一下即可。下面是9X下测试BPM断点的一个例子：

A：：－>
-----------
COMMENT/*

仅工作于9X下，BPM产生的异常类型是SINGLE_STEP
可用来对付调试器，反跟踪，至于效果，试试就知道了
这里采用SEH来设置9x下的Drx寄存器
还可采用GetThreadContext、SetThreadContext设置Drx的值
NT类系统由于安全机制，无法使用该办法
需使用Debug技术

*/
include c:/hd/hhd.h
include c:/hd/drx.h
ASSUME FS:NOTHING
;~~~~~~~~~~~~~~~~~~~
.CODE
_StArT:
        int 3
        SLDT    cx
        JCXZ    isNT
        JMP     @F
     isNT:
        MsgBox  CTEXT("NT Series Not Work! only 9X!")
        JMP     _XXX_
     @@:
        call    instSEH

     XH01       PROC    C  pExcept,pFrame,pContext,pDispatch    Not minimal form
        ASSUME  ESI:PTR EXCEPTION_RECORD,EDI:PTR CONTEXT
        MOV     ESI,pExcept
        MOV     EDI,pContext
        MOV     EAX,1
        TEST    [ESI].ExceptionFlags,7
        JNZ     @@Not_handled
        cmp     [esi].ExceptionCode,STATUS_ILLEGAL_INSTRUCTION
        jz      illegal_instr
        cmp     [esi].ExceptionCode,STATUS_SINGLE_STEP
        JZ      BPM0_ISOK
        jmp     @@Not_handled
      BPM0_ISOK: