Xilinx异步fifo的注意点（避坑点）

最新推荐文章于 2025-05-11 09:48:42 发布
转载 最新推荐文章于 2025-05-11 09:48:42 发布 · 4.7k 阅读 · 42 ·
CC 4.0 BY-SA版权
原文链接：https://blog.youkuaiyun.com/zhangningning1996/article/details/104813549
文章标签：

#fpga #fifo

Xilinx异步fifo的注意点（避坑点）

FIFO是FPGA处理跨时钟和数据缓存的必要IP，可以这么说，只要是任意一个成熟的FPGA涉及，一定会涉及到FIFO。但是我在使用异步FIFO的时候，碰见几个大坑，这里总结如下，避免后来者入坑。

这里博主主要总结两个注意点，也是最常入坑的点：
1、异步FIFO的读写计数不准，经常可以碰见FIFO的空标志拉高，但是计数器显示FIFO中还有数据的情况，所以使用FIFO自带的计数器时，一定要小心，只可以使用大概范围，不可以使用精确范围。
2、异步FIFO在复位一段时间后，才可以继续操作，不可以复位后立马把读写使能拉高，因为异步FIFO需要一定的时间进行同步操作。
3、FIFO复位后需要一些时钟之后，才可以进行正常的读写工作。
4、异步FIFO写数据需要经过10个左右的时钟才能从正确读出，这里一定要流出足够的时钟周期，否则会发生错误。
上面的两点一定要注意，否则很容易跳入一个大坑。当然，同步FIFO没有上述的问题。

引自：https://blog.youkuaiyun.com/zhangningning1996/article/details/104813549

异步FIFO的配置与使用注意事项
zhitianya的博客
01-03 6448
网上有好多资料只是讲述FIFO的时序，但是对于使用者来说，没有深入理解其时序的必要性，我们只需要争取使用就好了，因为FIFO并不需要我们自己写，我们可以用其自带的IP核。 首先是配置FIFO模块，步骤如下：工具栏Tools选项，选择MegaWizard Plug-In Manager选项，然后会出现如下对话框： 然后next, 图中的第4步是要选定目录并让你自己给这个将要配置
Xilinx 异步FIFO核实现FPGA与DSP通过UPP（通用并口）进行数据传输
qq_25310787的博客
09-05 3451
Xilinx 异步FIFO核实现FPGA与DSP通过UPP（通用并口）进行数据传输一、Xilinx FIFO IP核介绍二、UPP仿真效果总结 一、Xilinx FIFO IP核介绍 1. 因为采用异步FIFO，因此我们必须采用独立的读写时钟，同时为了节省LUTs资源，选用Block RAM 2.模式的话我比较喜欢使用标准FIFO，明德扬老师喜欢用First-word fall through，这...
fifo学习(3)
bleauchat的博客
12-03 2336
3.fifo IP核的使用 (1)最简单的ip核，不设置复位信号，采用公共时钟;公共时钟FIFO写入读取的位宽比只能是1:1;可以同时读写！ module fifo_ip(clk,din,wr_en,rd_en,dout,full,empty); input clk; input [7:0] din;//位宽为8位，深度为16 input wr_en; input rd_en; o...
xilinx FIFO写入数据和读取数据不一致问题
axiba233的博客
11-25 476
在使用xilinx 的官方IP-FIFO进行FPGA开发时，仿真发现FIFO写入和读取数据一致未出现问题。在烧写程序实测时，发现FIFO写入和读取数据不一致，有中间的单个bit发生错误。定位原因：FIFO的读写时钟是异步的，且时钟与信号不是同步的，或者读写时钟接反，导致写入数据和读取数据不一致，出现几bit错误额现象。
Xilinx零基础学习FPGA笔记——第四课，FIFO IP核的使用
最新发布
lijunhuiplc的专栏
05-11 1373
实验需求：配置异步FIFO IP核，可以缓存31字节的数据，并仿真。
异步FIFO设计注意事项
weixin_44653430的博客
08-25 1145
近日学习用到异步FIFO，故写下这篇博客记录学习心得。 在我看来，异步FIFO的设计注意事项大体分为两点： 亚稳态的处理 空满状态的判断 第一，来说一下亚稳态。亚稳态是指触发器无法在某个规定时间内达到一个可确认的状态。在FIFO的设计中，产生的原因主要由两点：一是逻辑电平的误判，也就是如果通过二进制作为指针来判断空满状态，因二进制数值变化引起的位数变化大，对电路的危害也随之增加，故在本设计中使...
异步FIFO设计的一些注意事项
weixin_30376083的博客
10-02 279
异步FIFO的结构基本上是是按照下面的思路来设计： 1. 读写的指针分别用gray code sync到另外一个clock domain，sync的时候至少打2拍。 2. 读写指针最高位各加一个bit用来判断空和慢，对于FIFO来说，永远是读指针追写指针，当指针相同的时候，用加的这个最高bit来 判断是谁追上谁，继而判断空和满。 除了上面的设计要点，还有以下几点需要注意： ...
手撕IP核系列——Xilinx FIFO IP核-异步FIFO
gzy0506的博客
08-09 3411
以前从来没有这么细扣过，认识比较肤浅，通过几天对Xilinx IP核的仿制，对异步FIFO有了更深刻的认识。一开始，我是希望做到时序完全一模一样的，在某些间隔读和间隔写的场景中，也确实做到了输出时序完全一模一样，但发现在有些读和写同时进行的场景，有些输出就是与异步FIFO IP核会有差距。尽管最终我还是放弃追求完全和IP核的时序保持一致了，但通过这几天的手写和研究，也能写出功能正确的异步FIFO出来下面，将描述实现的一些过程，我们以一个IP核的设置作为参考。.........
Xilinx异步fifo使用
04-03
### Xilinx 异步 FIFO 使用方法及实现教程 #### 1. 基本概念 Xilinx 提供的异步 FIFO 是一种用于不同时钟域之间数据传输的重要组件。它能够解决读写端时钟不一致的问题，从而实现在 FPGA 和 DSP 或其他外设之间的...
FIFO_verilog_XILINXFPGA_
10-04
在数字系统中，FIFO常用于数据缓冲，尤其是在数据传输速率不匹配或需要异步接口的情况下。Verilog是一种广泛使用的硬件描述语言，用于描述数字系统的结构和行为，它可以用来设计、验证和实现FIFO这样的数据通路组件...
【Verilog】手撕异步FIFO
S_Wiper的博客
10-09 8331
在上一篇同步FIFO中已经介绍过，FIFO是一种先进先出的数据缓存器，它与普通存储器的区别是没有读写外部地址，这样使用起来非常简单，但缺点就是只能顺序写入数据。FIFO分为同步FIFO和异步FIFO两种，其中同步FIFO的输入与输出采用相同的时钟，而异步FIFO的读写时钟是互相独立的。
Xilinx FIFO IP核使用及注意事项
YprgDay的博客(Yuan make progress everyday)
07-16 2325
Xilinx FIFO IP核使用及注意事项。
【Xilinx FPGA】异步 FIFO 的复位
洋洋Young的博客
01-06 5509
FIFO（First-In-First_Out，先入先出）是一种的存储器类型，在 FPGA 开发中通常用于数据缓存、位宽转换或者跨时钟域（多 bit 数据流）。在使用异步 FIFO 时，应注意复位信号是否遵循相关要求和规范，避免数据丢失或损坏。本文主要介绍 Xilinx FPGA 对异步 FIFO 复位的时序要求，并参考 IP 核仿真工程设计异步 FIFO 的复位逻辑。
xilinx 7系列异步fifo仿真
qq_42108370的博客
12-25 917
使用FIFO源语，调用XILINX底层FIFO，对xilinx 7系列异步fifo进行仿真。
xilinx FWFT FIFO valid flag问题
jingjiankai5228的博客
10-07 2055
一直以为 FWFT FIFO和标准FIFO这个信号有效标志位是一样的，实际是不一样的， FWFT FIFO模式下的FIFO，当里面有效的值大于1就会一直置1，所以想用它当做使能信号的情况下，需要特别注意 最好的 方式还是自行判断数据有效 ...
Xilinx FIFO IP使用中遇到的小坑
u011816681的博客
09-11 1万+
我是个新手，在使用xilinx 的fifo ip核时遇到了一个奇怪的问题，就是Empty端口一直输出高电平，即fifo一直是空，但是wr_count端口输出的数字却一直增加，即我的数据成功写入了，这个问题困扰了我许久。 后来经过实验，我发现fifo ip核的empty端口要在读时钟有的时候才能正常输出。也就是说，fifo复位后empty初始为高电平，只有在有读时钟的时候，empty端口才能正常输...
【FIFO】xilinx fifo ip核读取数据错乱问题及解决
sqqwm的专栏
11-04 1703
使用xilinx自己的FIFO ip核，做异步时钟数据转换，读出的数据错乱
【FPGA基础篇】Xilinx FIFO详细解析
热门推荐
qq_38812860的博客
09-06 2万+
FIFO官方手册要点类型Reset写操作满标志写操作时序分析读操作空信号读操作时序分析Standard ReadFirst-Word Fall-Through同时读写时序分析握手信号Programmable FlagsData CountsNon-symmetric Aspect Ratios FIFO作为FPGA岗位求职过程中最常被问到的基础知识点，也是项目中最常被使用到的IP，其意义是非常重要的。本文基于对FIFO Generator的Xilinx官方手册的阅读与总结，汇总主要知识点如下： 类型 FIF
Xlinx异步FIFO的注意点
zhangningning1996的博客
03-12 3172
Xlinx异步FIFO的大坑背景及意义注意点总结 背景及意义 FIFO是FPGA处理跨时钟和数据缓存的必要IP，可以这么说，只要是任意一个成熟的FPGA涉及，一定会涉及到FIFO。但是我在使用异步FIFO的时候，碰见几个大坑，这里总结如下，避免后来者入坑。 注意点 这里博主主要总结两个注意点，也是最常入坑的点： 1、异步FIFO的读写计数不准，经常可以碰见FIFO的空标志拉高，但是计数器显示FIF...
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值