Alter ram 2-port读写时序

春哥笔记

于 2019-02-15 16:27:27 发布

阅读量3.8k

点赞数 2

分类专栏： FPGA 双端口ram

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/chengfengwenalan/article/details/87369141

版权

本文介绍了双端口RAM的配置及其读写时序。读写时序中，两个端口功能相同，皆可读写，且都是高有效。写时序需注意写使能、写地址和写数据的对齐，读时序则要求读使能和读地址对齐，有效数据会稍后出现。当同时对同一地址进行读写操作时，读出的数据为先前状态，而新写入的数据也能正确写入。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

目录

ram 2-port ip设置
读写时序
福利

ram 2-port ip设置

在这里插入图片描述

读写时序

在这里插入图片描述

双端口ram的两个端口的功能是一样的，都可以读写
读写都是高有效
写时序：写使能、写地址、写数据得对齐
读时序：读使能、读地址得对齐，有效数据晚一拍或者两拍出现
同时对同一个地址进行读写时，读出来的是之前的数据，此时写的数据也能正确的写入，如下图所示

最低0.47元/天解锁文章

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。