FPGA千兆网络摄像头

最新推荐文章于 2025-04-24 17:48:53 发布

春哥笔记

最新推荐文章于 2025-04-24 17:48:53 发布

阅读量3.2k

点赞数 3

分类专栏： FPGA 千兆网网络摄像头 FPGA千兆网系列

本文链接：https://blog.youkuaiyun.com/chengfengwenalan/article/details/85019538

版权

该博客介绍了如何利用FPGA实现千兆网络摄像头系统，包括时钟处理、摄像头模块和千兆网模块的设计。摄像头配置为640*480，35fps，数据通过异步fifo进行跨时钟域传输。千兆网模块支持不同大小的UDP包，以标识帧开始。实验表明，这种方案能稳定传输，但建议使用Win Socket而非QT的网络库以提高性能。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

系统框图

在这里插入图片描述

由框图可以看，有3个地方是比较重要的。

对外部时钟已经处理，因为千兆网时钟达到了125MHz,摄像头时钟达到了84MHz，系统时钟是50MHz，时钟域比较多，这里对外部50MHz的系统时钟进行了pll处理，对gmii_rx_clk也进行了处理，将其送到全局时钟网络上，然后跨时钟域的地方也要小心。因为摄像头的数据送到千兆网上时，时钟不一样，这里采用了异步fifo.
摄像头模块，摄像头配置为640*480，pclk为84MHz，帧率为35fps(84000,000/1500/800/2=35).

assign  cfg_array[266]  =       {8'h78, 16'h3808, 8'h02};       // DVPHO     (640)
assign  cfg_array[267]  =       {8'h78, 16'h3809, 8'h80};       // DVPHO     (640)
assign  cfg_array[268]  =       {8'h78, 16'h380a, 8'h01};       // DVPVO     (480)
assign  cfg_array[269]  =       {8'h78, 16'h380b, 8'he0};       // DVPVO     (480)
                                            
assig