- 博客(2)
- 收藏
- 关注
RSS订阅原创 Verilog中逻辑左移、逻辑右移、算数左移、算数右移的区别
规则：无论有没有符号位（符号位：最高位1表示是负数，最高位0表示是正数。前提是需要声明该数是有符号位数。），都整体左移，同时低位补0。规则：无论有没有符号位，都是整体向右移，同时高位补0。规则：保留符号位不变，将其他整体左移，同时低位补0。规则：保留符号位不变，其他整体向右移，同时高位补0。
2025-03-04 09:03:15
300
原创 真值表求逻辑表达式两种简单办法举例
这样每行都得出一个表达式。然后再把所有行得出的表达式做。这样每行都得出一个表达式。然后再把所有行得出的表达式做。操作，得到最终输出。操作，得到最终输出。
2024-12-26 09:55:01
588
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人