<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[cfhsin的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/cfhsin</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; cfhsin]]></copyright><item><title><![CDATA[WAW冲突、WAR冲突和RAW冲突]]></title><link>https://blog.youkuaiyun.com/cfhsin/article/details/148608867</link><guid>https://blog.youkuaiyun.com/cfhsin/article/details/148608867</guid><author>cfhsin</author><pubDate>Thu, 12 Jun 2025 14:00:30 +0800</pubDate><description><![CDATA[冲突类型依赖关系本质关键解决方法是否可消除RAW写→读（真依赖）必须保持顺序数据转发、停顿不可消除WAR读→写（反依赖）假依赖寄存器重命名、乱序执行可消除WAW写→写（输出依赖）假依赖寄存器重命名、按序提交可消除。]]></description><category></category></item><item><title><![CDATA[单口RAM、伪双口RAM、双口RAM与FIFO的区别]]></title><link>https://blog.youkuaiyun.com/cfhsin/article/details/148395260</link><guid>https://blog.youkuaiyun.com/cfhsin/article/details/148395260</guid><author>cfhsin</author><pubDate>Tue, 03 Jun 2025 09:52:23 +0800</pubDate><description><![CDATA[双口RAM分伪双口RAM（Xilinx称为Simple two-dual RAM）与双口RAM（Xilinx称为true two-dual RAM）。伪双口RAM，一个端口只读，另一个端口只写；单口与双口的区别在于，单口只有一组数据线与地址线，因此读写不能同时进行。而双口有两组数据线与地址线，读写可同时进行。FPGA设计中，常用到的数据缓存IP有FIFO和RAM，其中RAM又分单口RAM、伪双口RAM、双口RAM。FIFO也是一个端口只读，另一个端口只写。FIFO与伪双口RAM的区别在于，]]></description><category></category></item><item><title><![CDATA[verdi波形显示状态机变量名]]></title><link>https://blog.youkuaiyun.com/cfhsin/article/details/118542696</link><guid>https://blog.youkuaiyun.com/cfhsin/article/details/118542696</guid><author>cfhsin</author><pubDate>Wed, 07 Jul 2021 11:11:25 +0800</pubDate><description><![CDATA[在verdi的顶层菜单窗口，选择tools--&gt;Extract Interactive FSM，如下图




]]></description><category></category></item><item><title><![CDATA[makefile命令整理]]></title><link>https://blog.youkuaiyun.com/cfhsin/article/details/118488659</link><guid>https://blog.youkuaiyun.com/cfhsin/article/details/118488659</guid><author>cfhsin</author><pubDate>Mon, 05 Jul 2021 14:07:12 +0800</pubDate><description><![CDATA[+ INCDIR +目录+添加包括文件夹
-P pli.tab定义PLI的列表（表）文件
+ V2K使用推荐的标准
-y定义的Verilog的库
-notice显示详尽的诊断信息
+ nospecify不对SPECIFY模块进行时序检查和路径延时计算
+ notimingcheck不进行时序检查，但是还是把路径延时加入仿真中
-location显示完整路径VCS安装这个平台。
-sverlog 允许使用systemverilog的代码
+V2K 允许在IEEE 1364-2001标准的语言功能
-lca .]]></description><category></category></item><item><title><![CDATA[数字后端缩写]]></title><link>https://blog.youkuaiyun.com/cfhsin/article/details/117252427</link><guid>https://blog.youkuaiyun.com/cfhsin/article/details/117252427</guid><author>cfhsin</author><pubDate>Tue, 25 May 2021 11:34:17 +0800</pubDate><description><![CDATA[原文链接：https://blog.youkuaiyun.com/qq_36480087/article/detAIls/111225266



CPF: common power format，低功耗设计文件，指定多电压域及power gating等信息。

Lib：liberty interchange format，描述工艺库中cell的时序和功耗信息的文件

Lef：Library exchange format，描述std cell的物理信息，包括形状，尺寸，出pin的位置及金属层，不可布线区域OBS等。.]]></description><category></category></item><item><title><![CDATA[厂商缩写]]></title><link>https://blog.youkuaiyun.com/cfhsin/article/details/114976577</link><guid>https://blog.youkuaiyun.com/cfhsin/article/details/114976577</guid><author>cfhsin</author><pubDate>Thu, 18 Mar 2021 14:01:09 +0800</pubDate><description><![CDATA[GD：兆易创新

ST：意法半导体
]]></description><category></category></item><item><title><![CDATA[Synopsys工具命令]]></title><link>https://blog.youkuaiyun.com/cfhsin/article/details/114665719</link><guid>https://blog.youkuaiyun.com/cfhsin/article/details/114665719</guid><author>cfhsin</author><pubDate>Mon, 15 Mar 2021 14:23:04 +0800</pubDate><description><![CDATA[VCS：

编译命令的格式：vcs sourcefile [compile_time_option] （编译选项用来控制编译过程）

执行仿真命令格式：./simv [run_time_option]

-l readme.log 用于将编译产生的信息放在log文件内，+v2k是使VCS兼容verilog 2001以前的标准。-debug_all用于产生debug所需的文件。

./simv -l run.log 开始仿真，testbench里的$display打印仿真成功的信息，显示在终端上。使用-l r]]></description><category></category></item><item><title><![CDATA[Quard SPI和QPI的区别]]></title><link>https://blog.youkuaiyun.com/cfhsin/article/details/114831844</link><guid>https://blog.youkuaiyun.com/cfhsin/article/details/114831844</guid><author>cfhsin</author><pubDate>Mon, 15 Mar 2021 14:21:56 +0800</pubDate><description><![CDATA[qpi是全部quad，qspi只在数据走quad，cmd还是single。

手册里面有时序图，看下时序图就一目了然了。

Quad SPI
Type 1: Commands sent on single line but addresses and data sent on four lines
Type 2: Commands and addresses sent on a single line but data sent/received on four lines
QPI
Further exte]]></description><category></category></item><item><title><![CDATA[芯片设计缩写词汇]]></title><link>https://blog.youkuaiyun.com/cfhsin/article/details/114626133</link><guid>https://blog.youkuaiyun.com/cfhsin/article/details/114626133</guid><author>cfhsin</author><pubDate>Wed, 10 Mar 2021 09:37:22 +0800</pubDate><description><![CDATA[VWL ：voltage word line  阵列中字线的电压

VWB ：voltage word bit  子线上每个bit的电压
]]></description><category></category></item><item><title><![CDATA[Verdi使用方法]]></title><link>https://blog.youkuaiyun.com/cfhsin/article/details/111352383</link><guid>https://blog.youkuaiyun.com/cfhsin/article/details/111352383</guid><author>cfhsin</author><pubDate>Fri, 18 Dec 2020 10:15:39 +0800</pubDate><description><![CDATA[verdi快捷键

g：在代码界面功能：输入行数跳转到某一行。在波形界面功能：get, signlas添加信号，显示波形。

x：在源代码中显示变量的值

shift+l或者L：重新加载设计 reload design

shift+a：输入需要查找的信号名，可使用通配符，可在所有文件中查找该信号。

在当前文件，查找信号，与gvim命令类似，按快捷键“/”，会跳出 Find string 对话框，输入需要查找的信号名。

当然也可以在菜单栏的搜索框进行查找。按中键拖入输入栏，然后点向上或向下查找，找同..]]></description><category></category></item></channel></rss>