【小技巧】vivado中功能仿真和时序仿真

欢迎订阅《FPGA/MATLAB/SIMULINK系列教程》

Simulink教程目录

目录

1.1功能仿真和时序仿真概述

1.2vivado中功能仿真和时序仿真操作方法

---

1.1功能仿真和时序仿真概述

       Vivado是Xilinx公司的一款集成开发环境（IDE），包括用于FPGA设计、仿真和验证的各种工具。在Vivado中进行功能仿真和时序仿真的操作方法如下：

功能仿真：

操作方法：

a. 打开Vivado，创建一个新的工程。
b. 在工程中添加设计文件和仿真文件。
c. 在仿真文件中添加仿真测试向量。
d. 运行仿真。

      功能仿真主要用来验证设计的逻辑功能是否正确。在功能仿真中，输入信号被赋值给设计的输入端口，然后仿真器会模拟设计的逻辑，输出信号被读取并与预期的输出进行比较。如果输出与预期的输出相同，则说明设计的逻辑功能正确。

时序仿真：

操作方法：

a. 打开Vivado，创建一个新的工程。
b. 在工程中添加设计文件和约束文件。
c. 运行时序分析，生成时序报告。
d. 运行时序仿真。

       时序仿真主要用来验证设计的时序是否正确。在时序仿真中，输入信号被赋值给设计的输入端口，然后仿真器会模拟设计的逻辑，并计算出每个时钟周期的输出信号。时序仿真可以检测出时序问题，如时钟频率过高或过低、时序路径过长等。

       功能仿真和时序仿真是验证FPGA设计的重要步骤，它们能够分别验证设计的逻辑功能和时序正确性。对于实际的FPGA开发过程，通常需要先进行功能仿真，再进行时序仿真。

1.2vivado中功能仿真和时序仿真操作方法

在vivado中我们一般需要首先对程序进行功能仿真，其操作方法如下：

 此时，功能仿真的效果如下所示：

下一步，如果有需要，我们对程序进行时序仿真，此时，操作步骤如下：

先进行综合布局布线操作：

然后进行时序仿真，操作如下：

 可以看到，在完成布局布线之后，可以点击时序仿真，仿真结果如下：

时序仿真和功能仿真区别，我们将上述仿真结果放大可以看到： 

       在两个数据的变化中间，会有一个0不稳态输出。这个也是实际FPGA开发过程中需要主要的问题。