顶层文件中报错端口类型声明错误

最新推荐文章于 2022-05-17 17:54:15 发布
最新推荐文章于 2022-05-17 17:54:15 发布
阅读量6.5k 收藏 9
点赞数 2
CC 4.0 BY-SA版权
分类专栏： 学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/cainiaoyizhiyang/article/details/98736126
本文详细解析了Verilog HDL中常见的端口连接错误，具体为output或inout端口未正确连接到结构性线网表达式的问题。阐述了端口类型与信号类型之间的正确连接方式，纠正了LED输出端口的类型声明错误。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

错误：Error (10663): Verilog HDL Port Connection error at PLL_LED.v(18): output or inout port "Led" must be connected to a structural net expression

首先声明：由于模块内部的限制，input端口或inout端口的默认类型是wire,；output端口可以是线网型wire，也可以是寄存器型reg。

  output端口和inout端口必须和下一级的线网型wire信号连接，而input端口可以用线网型wire和寄存器型reg两种类型的信号来驱动。

上图中，LED[2：0]的类型声明是错误的，虽然它是输出端口，但不一定是reg型，由第二个红圈可知道，模块例化时，输出端口Led必须和下一级的线网型信号连接，故LED[2:0]应声明为wire.
 

分布式文件系统FastDFS
企业实战系列集 ●●● https://ximenjianxue.blog.youkuaiyun.com
09-08 7199
概述 FastDFS是一个开源的轻量级分布式文件系统，是我国一款开源的分布式文件系统 由阿里巴巴开发，其真题架构由跟踪服务器（tracker server）、存储服务器（storage server）和客户端（client）三个部分组成，主要解决了海量数据存储问题，特别适合以中小文件（建议范围：4KB < file_size <500MB）为载体的在线服务。 特点： 1>Fast......
Error (10663): Verilog HDL Port Connection error at rom_ctrl.v(64): output or inout port “q“ must be
m0_73786430的博客
10-30 9168
原因：连接模块端口的中间变量应该使用wire类型，而不是reg类型。
FPGA中的output or inout port xxx must be connected to a structural net expression错误
m0_57079595的博客
03-30 4531
主模块的output不能加reg，只在子模块的output 加reg。 关于子模块调用，有两种调用方式。 第一种是位置对应，如：bcd accbcd(in8,out71,ou72,out73)，如上图所示。 第二种是信号名对应方式，此时不必按顺序。如：accbcd(.in8( in8 ),.out71(out72),.out72(out71),.out73(out73))。.xxx对应的是子模块中的变量，（xxx）括号内对应的是主模块的参数。 对于简单的代码来说，子模块和主模块写在同一Veril
FPGA出现output or inout port “wei_flag“ must be connected to a structural net expression错误
wflsyf的博客
01-26 4479
可能是实例化时，在输出上加上了reg，取消后错误消失。
关于报错: output or inout port “seven_tube_sel_n“must be connected to a structural net expression
weixin_43390079的博客
05-09 1867
前提：input端口默认类型是wire，output端口可以是线网型wire，也可以是寄存器类型reg。 与output输出端口的下一级端口必须是线网型wire型，但是，input端口可以用线网型wire和寄存器型reg来驱动。 图中错误是，与实例化模块seven_tube_drive_inst的输出端口seven_tube_sel_n相连的下一级端口类型是reg寄存器类型 ...
quartus 使用Verilog出的一些错误
qq_39021670的博客
11-08 3972
quartus 使用Verilog出的一些错误错误 错误 Error (10663): Verilog HDL Port Connection error at floatMulit32.v(16): output or inout port “sign” must be connected to a structural net expression 这个属于实例化的时候参数类型不正确，将reg类型改为wire Error (12007): Top-level design entity “floatM
创建springboot项目后DemoApplication文件报错
03-17
好的，我现在要解决用户关于Spring Boot项目中DemoApplication文件报错的问题。首先，我需要理解用户的具体情况。他们可能在启动Spring Boot应用时遇到了错误，比如类找不到、注解问题或者配置错误。根据用户提供的...
产生这个报错信息是因为我使用普通模式生成的spf文件去修改以后得到的压缩模式的spf文件
02-25
如果SPF文件中没有正确指定这些短链的连接，或者压缩器的端口没有正确绑定到顶层输出，就会导致未连接的报错。 另外，用户可能没有在SPF文件中正确声明压缩器的类型和参数。例如，使用EDT压缩器时，需要在SPF中指定...
仿真代码中top DUT(...); 报错
最新发布
04-02
第三，DUT模块本身可能存在语法错误，比如端口声明错误；第四，编译过程中没有包含DUT的源文件，导致未定义的模块错误。 解决方案方面，首先需要检查顶层模块是否正确设置为testbench，并确保DUT在顶层模块中被正确...
fpga12007报错
02-02
此外，在编写Verilog代码的过程中也需要注意一些常见的陷阱，比如顶层模块中的端口声明应当仅限于`wire`而非`reg`类型，除非确实有必要创建寄存器级联的情况[^2]。 ```verilog // 正确做法 - 只有 wire 类型作为...
Error (10663): Verilog HDL Port Connection error at led_demo.v(6): output or inout port "led" must b...
weixin_30908707的博客
11-26 2853
错误现象： 原因： 连接模块端口的中间变量使用wire类型，而不应该是reg类型。 修改： 转载于:https://www.cnblogs.com/pengdonglin137/p/4999149.html...
学FPGA过程中产生的错误记录
qq_44149667的博客
08-11 1730
将自己在调试过程中出现的错误记录下来，方便以后查阅，翻看，不断更新,除非不做FPGA相关了。 1.Error (10663): Verilog HDL Port Connection error at dsp_fpga.v(92): output or inout port “O_wrdata” must be connected to a structural net expression google翻译：错误 (10663)：dsp_fpga.v(92) 处的 Verilog HDL 端口连接错误：输
verilog output端口不能声明为reg类型
whh946的博客
04-02 8936
做除法器时代码如下 module divider(input [4:0]AX,//被除数 input [3:0]BX, //除数 output [4:0]RX,//商 output[3:0]cX); //余数 reg [4:0]TA; reg [4:0]RX; reg [3:0]TB; reg [3:0]CX; reg [0:0]QX; //验证最后商的符号 always@(AX or BX) begin TA=AX[4]?(~AX+1'b1):AX;//如果被除数为负数就取其相反数，反之不变 T
FPGA项目之分模块流水灯
qq_43811597的博客
09-14 1496
此项目中需要分频和LED驱动两个模块以及顶层模块 1.时钟分频模块如下： 开发板的系统时钟频率是50MHz，流水灯要每秒变化一次，那么分频模块就要变成1/（1s）=1Hz，所以要计数50 000 000次才是一秒，所以该项目要计数25 000 000次为0.5s，那么一秒内就可以变化一次。分频代码如下： 2.led驱动模块，是状态机来判定led的状态，初始state为0，当复位后，判定状态为0，则点亮一个灯，状态加一，后面反复。程序代码如下： 3.最后是顶层模块程序以及rtl图：
只记载疑难杂症！！！
q35104943的博客
05-17 3377
奇奇怪怪的问题太多了，那就记个错题集吧！ 1.Error (10170): Verilog HDL syntax error at mcp4822.v(18) near text: “output”; expecting “)”. Check for and fix any syntax errors that appear immediately before or at the specified keyword. The Intel FPGA Knowledge Database contains
Verilog编程中自己出过的错误
热门推荐
qq_34852725的博客
04-01 3万+
1.Error (10137): Verilog HDL Procedural Assignment error at freq_test.v(36): object "dataoutf" on left-hand side of assignment must have a variable data type 原因：数据类型定义错误 或者 赋值类型错误解决方法： 在always 过程块中被赋值...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值