主从D触发器的门级建模

最新推荐文章于 2025-05-11 23:48:37 发布

原创最新推荐文章于 2025-05-11 23:48:37 发布 · 324 阅读

0 ·

CC 4.0 BY-SA版权

该实验主要介绍了如何利用QuartusII和Modelsim软件进行主从D触发器的门级建模。参照今日头条上的教程代码，通过编写和运行Verilog代码，实现主从D触发器的联合仿真操作。实验中涉及到了包括nand门和not门在内的逻辑门电路，并详细展示了模块定义和信号连接的过程。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

1.实验目的：
使用Quartur ii软件和modelsim进行主从D触发器的门级建模

2.实验内容：
参照今日头条中教程的代码，然后用quartus ii和modlsim并进行主从D触发器的门级建模
3.实验原理：按照视频上的内容，书写和运行代码，完成联合仿真操作
module MSDFF (Q , Qbar , D , C ) ;
output Q, Qbar ;
input D, C;
not
not1(NotD, D) ,
not2 (NotC , C) ,
not3 ( NotY,Y) ;
nand
nand1 (D1 ,D,C),
nand2 ( D2 ,C,NotD) ,
nand3 ( Y ,D1 ,Ybar ),
nand4 (Ybar , Y , D2) ,
nand5 (Y1, Y, NotC) ,
nand6 (Y2, NotY, NotC),
nand7 (Q, Qbar, Y1 ) ,
nand8 (Qbar , Y2 , Q ) ;
endmodule