<?xml version="1.0" encoding="utf-8" ?><rss version="2.0"><channel><title><![CDATA[bllovetutu的博客]]></title><description><![CDATA[]]></description><link>https://blog.youkuaiyun.com/bllovetutu</link><language>zh-cn</language><generator>https://blog.youkuaiyun.com/</generator><copyright><![CDATA[Copyright &copy; bllovetutu]]></copyright><item><title><![CDATA[allegro16.6 【关于PCB走线时连上走线，还是有飞线的问题】]]></title><link>https://blog.youkuaiyun.com/bllovetutu/article/details/101346050</link><guid>https://blog.youkuaiyun.com/bllovetutu/article/details/101346050</guid><author>bllovetutu</author><pubDate>Wed, 25 Sep 2019 09:36:18 +0800</pubDate><description><![CDATA[一.allegro一般常见的操作过程

 一般初学者都会遇到这样的问题，其实这是对allegro的操作习惯还不是很熟悉做造成的，在allegro中一般常见的操作过程是这样的：

先执行命令；
	在find面板里面勾选要操作的对象，在option面板里面设置操作的层面以及其他参数（视命令不同而不同），在visibility面板里面打开或关闭层面和对象 ；
	点击对象，执行操作。另外如果需要连接...]]></description><category></category></item><item><title><![CDATA[Allegro16.6设置net group后出现块状标识的解决方法]]></title><link>https://blog.youkuaiyun.com/bllovetutu/article/details/101060156</link><guid>https://blog.youkuaiyun.com/bllovetutu/article/details/101060156</guid><author>bllovetutu</author><pubDate>Fri, 20 Sep 2019 14:48:09 +0800</pubDate><description><![CDATA[今天 Allegro16.6设置完net group之后，突然发现出来很多这个框，就下面这样的！！



于是论坛上查找了一下前辈们的解决方法：

方法1：Visiblity中的PLANE去掉勾选。这样可以不显示，但是总感觉不踏实。

方法2：选择flow planing 模式 ，点 图上的plan， 右键 bundle property 然后off掉。


...]]></description><category></category></item><item><title><![CDATA[ALLEGRO 16.6 DRC 报错及解决]]></title><link>https://blog.youkuaiyun.com/bllovetutu/article/details/101012036</link><guid>https://blog.youkuaiyun.com/bllovetutu/article/details/101012036</guid><author>bllovetutu</author><pubDate>Thu, 19 Sep 2019 09:28:12 +0800</pubDate><description><![CDATA[1、#1 ERROR(ORCAP-36052): Value for property PCB Footprint contains carriage return for RP1.

问题描述及解决：封装名包括空格或回车，delete后重新填写

2、#1 ERROR(ORCAP-36033): Net named "NC" found on the design. Please rename ...]]></description><category></category></item><item><title><![CDATA[“Altium 线宽/孔径列表的设置及调用” 不能正常设置的讨论]]></title><link>https://blog.youkuaiyun.com/bllovetutu/article/details/100211647</link><guid>https://blog.youkuaiyun.com/bllovetutu/article/details/100211647</guid><author>bllovetutu</author><pubDate>Mon, 02 Sep 2019 11:26:26 +0800</pubDate><description><![CDATA[看书时发现Altium 线宽/孔径列表的设置及调用功能自己用的比较少，但是又是个很好的功能。在布线模式启动时通过快捷键Shift+W及Shift+V可以调用它们，提高效率，非常方便。

 我的电脑上装了AD 09,18和19三个版本，目前常用19版本。但是调用时发现Shift+V的列表是空的，如下图，Shift+W可以正常使用。

，

O-P打开设置的位置竟然没有Favorite ...]]></description><category></category></item><item><title><![CDATA[PCIe及PCB设计要求]]></title><link>https://blog.youkuaiyun.com/bllovetutu/article/details/99842101</link><guid>https://blog.youkuaiyun.com/bllovetutu/article/details/99842101</guid><author>bllovetutu</author><pubDate>Tue, 20 Aug 2019 14:13:30 +0800</pubDate><description><![CDATA[一、PCIe基本知识

1、PCI-Express(peripheral component interconnect express):

是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，简写PCIe。

2、AC耦合电容:高速差分信号电气规范要求PCIe发送端串联一个电容，进行耦合。

3、链路类型与差分信号数量：

X1：1对时钟差分信号，1对收发差分信号，单面pin数18pi...]]></description><category></category></item><item><title><![CDATA[【转载】时钟电路PCB设计资料]]></title><link>https://blog.youkuaiyun.com/bllovetutu/article/details/98743977</link><guid>https://blog.youkuaiyun.com/bllovetutu/article/details/98743977</guid><author>bllovetutu</author><pubDate>Wed, 07 Aug 2019 14:07:14 +0800</pubDate><description><![CDATA[晶振电路的PCB设计

https://blog.youkuaiyun.com/peng_258/article/details/78373005

PCB模块化布局---时钟电路设计

https://wenku.baidu.com/view/51b7dc8126fff705cc170ae0.html
]]></description><category></category></item><item><title><![CDATA[Cadence Allegro学习---spin与rotate，group与room，assign color与hilight]]></title><link>https://blog.youkuaiyun.com/bllovetutu/article/details/97368317</link><guid>https://blog.youkuaiyun.com/bllovetutu/article/details/97368317</guid><author>bllovetutu</author><pubDate>Fri, 26 Jul 2019 09:33:12 +0800</pubDate><description><![CDATA[学习allegro的过程中，会遇到一些类似但不太相同的命令，总结一下，仅供参考。

allegro类似命令比对
	功能
			命令
			不同点
			相同点
		旋转
			spin
			旋转，是一个独立的命令，edit---spin执行即可对symbol进行旋转
			都可以进行器件旋转，并制定旋转角度，旋转基准点
		rotate
			只能在move命令激活后，右键才能开启旋转操作，不是...]]></description><category></category></item><item><title><![CDATA[【原创】高速电路设计实践学习笔记-第8章（3）]]></title><link>https://blog.youkuaiyun.com/bllovetutu/article/details/97113504</link><guid>https://blog.youkuaiyun.com/bllovetutu/article/details/97113504</guid><author>bllovetutu</author><pubDate>Wed, 24 Jul 2019 12:53:41 +0800</pubDate><description><![CDATA[四、PCB设计与电源完整性

1、高速设计中，低电压、高电流是趋势。

2、电源平面目标阻抗计算：

 

 ΔV为纹波电压波动范围，ΔI为动态电流波动范围

3、PI设...]]></description><category></category></item><item><title><![CDATA[【转载】PCB layout工程师级别（可以留着自评用~~）]]></title><link>https://blog.youkuaiyun.com/bllovetutu/article/details/96973805</link><guid>https://blog.youkuaiyun.com/bllovetutu/article/details/96973805</guid><author>bllovetutu</author><pubDate>Tue, 23 Jul 2019 10:46:00 +0800</pubDate><description><![CDATA[工作岗位：入门级PCB工程师（Level-1）
能力要求：
1、能制作简易的封装，如DIP10等到；
2、掌握至少一种PCB设计软件的基本操作，并能制订简易的布线线宽和间距等规则；
3、能对具有100个元件和200个网络或以下PCB进行较合理、有序的布局和布线；
4、能在他人或自定规则下手动或自动布线并修改，达到100%布通并DRC完全通过；
5、具备基本的机械结构和热设计知识；
6、掌握双面板走...]]></description><category></category></item><item><title><![CDATA[【原创】高速电路设计实践学习笔记-第8章（2）]]></title><link>https://blog.youkuaiyun.com/bllovetutu/article/details/96475734</link><guid>https://blog.youkuaiyun.com/bllovetutu/article/details/96475734</guid><author>bllovetutu</author><pubDate>Fri, 19 Jul 2019 11:03:27 +0800</pubDate><description><![CDATA[三、PCB设计与信号完整性

1、与SI有关的因素：

反射（信号线上阻抗不连续造成的）
	串扰（与信号间距有关）
	辐射（与高速器件自身和PCB设计都有关）
2、如何判定信号走线是否为传输线？（人话：就是判定这根线是不是要按高速线对待）

已知条件：信号线周期频率，上升沿时间，信号线长度
	计算：1、有效频率上升沿时间（ns）
 2、计算有效波长，由于信号在...]]></description><category></category></item><item><title><![CDATA[【原创】高速电路设计实践学习笔记-第8章（1）]]></title><link>https://blog.youkuaiyun.com/bllovetutu/article/details/96310930</link><guid>https://blog.youkuaiyun.com/bllovetutu/article/details/96310930</guid><author>bllovetutu</author><pubDate>Wed, 17 Jul 2019 15:28:09 +0800</pubDate><description><![CDATA[说明：

本章“完整性”包含的内容：信号完整性，电源完整性，EMC,防护，热设计，结构，易测试性

一、经典案例

1、现象：CLK信号走线旁边有多个过孔，相邻参考层内存在过孔的隔离盘，导致CLK信号回流路径变长，出现振铃现象。

2、经验：

PCB布线完成后，除检查关键信号同一层内的干扰外，还要同时打开关键信号相邻参考层，查看信号回流路径是否完整（回流路径应完整，靠近打过孔、跨分割区都会造成回...]]></description><category></category></item><item><title><![CDATA[【转载】芯片封装大全(图文对照)]]></title><link>https://blog.youkuaiyun.com/bllovetutu/article/details/91044645</link><guid>https://blog.youkuaiyun.com/bllovetutu/article/details/91044645</guid><author>bllovetutu</author><pubDate>Thu, 06 Jun 2019 15:25:18 +0800</pubDate><description><![CDATA[http://www.51hei.com/bbs/dpj-132867-1.html
]]></description><category></category></item><item><title><![CDATA[【转载】SIM卡高速PCB布局布线设计指南]]></title><link>https://blog.youkuaiyun.com/bllovetutu/article/details/90714578</link><guid>https://blog.youkuaiyun.com/bllovetutu/article/details/90714578</guid><author>bllovetutu</author><pubDate>Fri, 31 May 2019 13:30:47 +0800</pubDate><description><![CDATA[http://www.sohu.com/a/279268742_120010306
]]></description><category></category></item><item><title><![CDATA[【转载】高速信号关键信号的布线要求]]></title><link>https://blog.youkuaiyun.com/bllovetutu/article/details/90403396</link><guid>https://blog.youkuaiyun.com/bllovetutu/article/details/90403396</guid><author>bllovetutu</author><pubDate>Tue, 21 May 2019 11:33:38 +0800</pubDate><description><![CDATA[关键信号的识别

 关键信号通常包括以下信号：时钟信号（*CLK*）,复位信号（*rest*,*rst*）, JTAG信号(*TCK*)

...]]></description><category></category></item><item><title><![CDATA[与器件封装热特性有关的参数学习]]></title><link>https://blog.youkuaiyun.com/bllovetutu/article/details/90401266</link><guid>https://blog.youkuaiyun.com/bllovetutu/article/details/90401266</guid><author>bllovetutu</author><pubDate>Tue, 21 May 2019 10:42:59 +0800</pubDate><description><![CDATA[与器件封装热特性有关的参数汇总
		序号
			特性
			符号表示
			说明
		1
			结到周围环境的热阻
			
			
			1、定义为从芯片的PN结到周围空气的温差与芯片所消耗的功率之比，即热阻

			2、单位为℃/W

			3、=+

			4、=++

			-----外壳到散热器的热阻

			-----散热器到周围...]]></description><category></category></item><item><title><![CDATA[关于DB9和DB25]]></title><link>https://blog.youkuaiyun.com/bllovetutu/article/details/90053828</link><guid>https://blog.youkuaiyun.com/bllovetutu/article/details/90053828</guid><author>bllovetutu</author><pubDate>Fri, 10 May 2019 11:06:30 +0800</pubDate><description><![CDATA[一 引脚定义

https://blog.youkuaiyun.com/qiudechao1/article/details/83473619

二 公母封装

https://blog.youkuaiyun.com/chinazhangzhong123/article/details/54935251

三 布局要求

 一般来说，接插件需要靠近板边并且接口往板外，千万不能太靠近板内，以至于连接线端的插头被...]]></description><category></category></item><item><title><![CDATA[编译器g++]]></title><link>https://blog.youkuaiyun.com/bllovetutu/article/details/47439455</link><guid>https://blog.youkuaiyun.com/bllovetutu/article/details/47439455</guid><author>bllovetutu</author><pubDate>Wed, 12 Aug 2015 09:32:35 +0800</pubDate><description><![CDATA[编译器G++的使用 
转自：http://blog.youkuaiyun.com/high_high/article/details/7274541




g++是GNU编译工具集（GCC）中的一个组件，用来编译C++语言写的源文件。

从C++源文件到可执行文件的编译过程，有如下几个步骤，g++提供了很多编译选项，可以让我们控制整个编译过程：



预编译（g++选项 -E）结果直]]></description><category></category></item></channel></rss>