目录
Rename Tool-Generated Clocks 重命名自动生成的时钟
-
Organizing Your Constraints

Xilinx建议将时序约束和物理约束分别存放在不同的XDC文件中!
-
Clock Description

-
Primary Clock 主时钟


-
Generated Clock 生成时钟

生成时钟分为两类:(1)用户自定义的时钟 (2)自动生成时钟
(1)对于自动生成的时钟是指由CMB生成的时钟,其中CMB可以是MMCM、PLL、BUFR,一旦创建主时钟周期约束,vivado会自动据此推断生成时钟周期而无需人工干预;

(2)对于用户自定义的时钟,如下图所示:


-
report_clocks


-
Rename Tool-Generated Clocks 重命名自动生成的时钟
-
Clock Group 时钟组

-
Asynchronous Clock Groups

-
Exclusive Clock Groups

-
Unexpandable Clocks

-
Clock Relationships

本文详细介绍了Xilinx FPGA设计中时钟管理的重要性,包括主时钟与生成时钟的区别,自动生成时钟的特性,以及如何组织时序与物理约束。强调了将不同类型的约束分离存放的建议。
3297

被折叠的 条评论
为什么被折叠?



