瑞萨RA芯片DTC问题

原创 已于 2022-04-23 14:56:24 修改 · 1.1k 阅读 · 3 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#c语言 #单片机

于 2022-04-16 20:50:36 首次发布
本文探讨了在使用RA6M芯片的DTC功能时遇到的串口数据持续发送问题，原因在于硬件接收脚的实际电平不匹配。作者揭示了DTC与DMA的区别，并详细解释了DTC的工作原理，特别是它如何通过RAM区域进行数据传输。博客还重点介绍了DTC寄存器的配置实例，包括SM、SAR和DAR地址。

最近用到了RA6M芯片的DTC功能，调试时发现串口 一直再发数据，反复确认配置的生成的代码没有问题，最终发现是硬件上的接收脚上拉电平的问题，原本应为3.3v，实际上拉为1.8V。将其飞线到3.3V问题解决。至于硬件上为什么会影响到DTC的功能，留待后续深入。

另外，DTC和DMA很类似，都不需要CPU参与处理，由硬件自动完成。区别：DTC的寄存器映射到一片RAM区，CPU无法直接访问，只能通过这片ram间接操作。

比如串口7的发送信息句柄transfor7info(0X1FFE0204)存储在DTC的RAM区0x1ffe0000上，

地址 -----------------值

0x1ffe0204的值为0x08000000对应 MRA.SM为2

ox1ffe0208-------- 0x1ffe13ac 对应 SAR 源发送数据的起始地址

0x1ffe020c--------0x400700ef对应DAR目标发送地址（其实是串口7发送寄存器地址）

每一路DTC占16个BYTE。共96路。

瑞萨e2studio(1)----DTC测试Data Transfer Controller&外部中断&Clock&低功耗模式
hdsxjtu_hds的博客
11-08 2694
目录 概述： 概述： 本篇文章主要介绍如何使用e2studio对瑞萨单片机进行DTC功能测试。 A Data Transfer Controller (DTC) module is provided for transferring data when activated by an interrupt request. 当有中断发生时，会执行数据的搬运。 本文会持续更新，请关注。 硬件准备： 首先需要准备一个开发板，这里我准备的是芯片型号R7FA2E1A92DFM的开发板EK-RA2E1。
RA8D1-Vision Board上OSPI-Flash实践
shiwei0813的博客
08-01 537
高阶安全性：卓越的加密算法、TrustZone、不可变存储、带DPA/SPA攻击保护的防篡改功能、安全调试、安全工厂编程和生命周期管理支持。（1）FSP配置：最开始自己按照官方例程配置，在尝试无法获取UID后，发现是工程模板默认配置的CS引脚是CS0，实际硬件连接为CS1。（4）编写程序：由于使用的flash芯片型号不同，主要修改了官方例程的配置和初始化内容。（5）下载调试：首先需要调试初始化在识别芯片UID后，此时可确定配置正常，修改芯片状态后再调试和测试FAL执行情况。
瑞萨e2studio(16)----基于DTC的多通道ADC采集
xh1479的博客
11-17 1万+
瑞萨e2studio.13--基于DTC的多通道ADC采集概述硬件准备新建工程工程模板保存工程路径芯片配置工程模板选择ADC配置ADC属性配置DTC配置DTC属性配置!
【瑞萨RA_FSP】DMAC/DTC——直接存储器访问与数据传输
Bit_Dong的博客
05-24 3276
DMAC（Direct Memory Access Controller）为直接存储器访问控制器或者直接内存访问控制器， 可以在不占用 CPU 的情况下将数据从一个内存位置传输到另一个内存位置。DTC（Data Transfer Controller）为数据传输控制器，用于在被中断请求激活时传输数据。DTC 也可以在不占用 CPU 的情况下将数据传输，它的功能与 DMAC 的功能其实是相似的。
【瑞萨RA_FSP】DMAC/DTC编程实战
Bit_Dong的博客
05-30 1842
首先，要使用 DMA 传输，就肯定要有一个源地址和一个目标地址， 这里定义 SRC_Buffer 数组的首地址作为源地址， DST_Buffer 数组的首地址作为DMAC传输的目标地址。SRC_Buffer 数组由于有 const 声明为常量，因此其数据存储在内部 Flash 中， DST_Buffer 为普通的全局变量，其数据存储在 RAM 中。这两个数组的大小由宏定义 BUFFER_SIZE 来决定。
瑞萨RA6M4——串口DMA接收与DTC发送不定长数据
weixin_44308381的博客
11-09 950
瑞萨串口DMA、DTC
e2studio瑞萨笔记——ADC单次扫描多渠道
fuyuyf的博客
09-28 1539
adc
void USB_battery_adc_handle_callback(adc_callback_args_t *p_args) { APP_ERR_PRINT("** 0 ** \r\n"); if(ADC_EVENT_SCAN_COMPLETE == p_args->event) { APP_ERR_PRINT("** 1 ** \r\n"); if(ADC_CHANNEL_0 == p_args->channel) { APP_ERR_PRINT("** 3 ** \r\n"); battery_adc_sacn_end_irq = true; } } if(ADC_CHANNEL_1 == p_args->channel) { APP_ERR_PRINT("** 2 ** \r\n"); battery_adc_sacn_end_irq = true; } }瑞萨芯片为什么我通道一采集成功但是没有进该中断函数的通道1if里
06-12
1. **瑞萨RA系列ADC如何配置多通道交替扫描模式？** 2. **DTC传输中如何避免ADC数据被覆盖？** 3. **如何通过J-Link实时监控瑞萨芯片的ADC寄存器值？** [^1]: 瑞萨官方手册：RA Flexible Software Package ...
在keil编写的代码，使用STM32F103C8T6芯片怎么转化成，用e2studio写代码，使用R7FA4M2AD3CFL#AA0芯片
07-03
1.在瑞萨RA4M2芯片中，如何配置和使用ADC（模数转换器）？ 2.如何将STM32的I2C通信代码迁移到瑞萨芯片？ 3.瑞萨芯片的看门狗定时器（WDT）如何使用？与STM32有何不同？ 4.在e2studio中，如何配置FreeRTOS并创建多...
【致敬未来的攻城狮计划】— 连续打卡第二十五天：RA2E1的 DTC传输模式
嵌入式up
05-08 778
【致敬未来的攻城狮计划】— 连续打卡第二十五天：RA2E1的 DTC传输模式
关于DMA，TCM（ITCM和DTCM）和Cache的理解！
ayang1986的专栏
06-09 3153
DMA DMA=Direct Memory Access。这是一种通过硬件实现的数据传输机制。简单的说，就是不在CPU的参与下完成数据的传输。 DMA是一种硬件设备。这种设备的工作原理是这样的： ——首先CPU告诉DMA设备，要有一堆数据需要传输，为了效率而请它出马。（DMA请求） ——DMA收到CPU的消息，开始准备。此时CPU把数据源地址、数据目标地址、传输数据量、传输模式等等参数告诉它。（DMA初始化） ——DMA初始化完，向CPU发送消息“借你的总线用一用，我要开始传输数据了！”（总线出借，DM
RA生态之基于 DTC 的多通道 ADC 采集
qq_33001335的博客
05-18 418
配置ADC：Stacks->New Stack-> Analog -> ADC Driver on r_adc 配置ADC：Stacks->New Stack->Transfer-> Transfer Driver on r_dtc 堆栈设置 示例代码: #include "hal_data.h" #include <stdio.h> FSP_CPP_HEADER void R_BSP_WarmStart(bsp_warm...
十一、从0开始卷出一个新项目之瑞萨RA6M5串口DTC接收不定长
cl234583745的博客
12-22 1304
一、概述关键原理：串口空闲中断，stm32利用空闲中断来处理串口dma接收不定长度，可用hal库api瑞萨RA使用gpt定时器和elc来硬件检测串口空闲。但是：1、fsp没有sci+dma的api，需要自己封装；2：dma接收不定长的实现参考野火：但是野火不建议dtc接收（不确定接收长度，无法完成中断），这是错误的理解，dma接收不是一样不确定长度么？
瑞萨IDE：CS+ for CC新建工程配置方法
不脱发的程序猿
04-17 1万+
CS+ for CC新建工程的配置方法。
DTS中dma详解
龙图腾的博客
08-15 5120
通用DMA控制器和DMA请求绑定 DMA控制器的DTS 文件 必要参数: - #dma-cells: 必须至少为1。用于提供DMA控制器的特定信息。有关详细信息，请参阅下面的DMA客户机绑定。 可选参数: - dma-channels: 控制器支持的DMA信道数。 - dma-requests: 控制器支持的DMA请求信号数量。 例子: dma: dm...
关于DMA，TCM和Cache
热门推荐
dishening的专栏
10-22 1万+
(部分内容摘自网络) DMA=Direct Memory Access。这是一种通过硬件实现的数据传输机制。简单的说，就是不在CPU的参与下完成数据的传输。 DMA是一种硬件设备。这种设备的工作原理是这样的： ——首先CPU告诉DMA设备，要有一堆数据需要传输，为了效率而请它出马。（DMA请求） ——DMA收到CPU的消息，开始准备。此时CPU把数据源地址、数据目标地址、传输数据量、传输模
STM32中DMA、TCM（ITCM和DTCM）、CaChe的区别
QK_XQQ的博客
02-22 5251
DMA DMA=Direct Memory Access。这是一种通过硬件实现的数据传输机制。简单的说，就是不在CPU的参与下完成数据的传输。 DMA是一种硬件设备。这种设备的工作原理是这样的： ——首先CPU告诉DMA设备，要有一堆数据需要传输，为了效率而请它出马。（DMA请求） ——DMA收到CPU的消息，开始准备。此时CPU把数据源地址、数据目标地址、传输数据量、传输模式等等参数告诉它。（DMA初始化） ——DMA初始化完，向CPU发送消息“借你的总线用一用，我要开始传输数据了！”（总线出借，DMA启
瑞萨RX23T开发板一键设置库文件说明
Mr.Wang的博客
10-19 2225
2017年电赛指定芯片 瑞萨RX23T “Code Generator” -> “ Peripheral Functions”目录下 ->“ Clock Generator”：RX23T时钟设置 ->“ Voltage Detection Circuit”：这里是设置电压检测电路的界面 ->“ Clock Frequency Accuracy Measurement Circuit”：
c语言——栈和队列
最新发布
abjgdgf的博客
12-17 299
一种特殊的线性表，其只允许在固定的一端进行插入和删除元素操作。进行数据插和删除操作的一端称为栈顶，另一端称为栈底。栈中的数据元素遵守后进先出LIFO（LastInFirstOut）的则。：栈的插入操作叫做进栈/压栈/入栈，入数据在栈顶。：栈的删除操作叫做出栈。出数据也在栈顶。
瑞萨RA6M5单片机DTC+UART编程与FSP库驱动实践
资源摘要信息:"本文档为《瑞萨RA6M5实现DTC+UART串口收发数据（FSP库驱动）》教程，主要面向使用瑞萨RA6系列单片机进行开发的工程师。本教程涵盖了如何在瑞萨RA6M5单片机上实现直接内存访问(Direct Memory Access, ...
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值