Verilog学习笔记（三）变量与操作符

Verilog变量与操作符详解
最新推荐文章于 2025-11-05 11:16:08 发布
原创 最新推荐文章于 2025-11-05 11:16:08 发布 · 658 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga #硬件 #嵌入式 #verilog

这篇Verilog学习笔记详细讲解了变量类型，包括wire、tri、reg和Memory型，并探讨了各种操作符，如逻辑运算符、关系运算符、移位运算符、位拼接和缩减运算符，以及非阻塞和阻塞赋值语句的应用。

Verilog学习笔记

文章目录

前言

本次主要介绍一些常用的变量类型和操作符，变量和操作符是操作语句的重要组成。

一、变量

1.1网络数据类型wire,tri

wire,tri两者语法功能相同

wire用于单个门驱动或连续赋值语句驱动

Tri用于多驱动器驱动

当没有定义逻辑强度，多驱动源会出现冲突，输出为X

1.2寄存器类型reg

Reg的初始值为x，表示定义的信号将被用在always内

在作为操作数时reg被认为是正值

1.3Memory型

下面是reg的定义方式

reg[n-1:0] 储存器名[m-1:
最低0.47元/天 解锁文章
verilog学习笔记（持续更新）
weixin_42123710的博客
04-16 2294
文章目录第二章 Verilog 基础知识2.1 Verilog HDL语言要素2.1.1 空白符2.1.2 注释符2.1.3 标识符2.1.4 关键字2.1.5 数值2.2 数据类型连线型寄存器型2.3 [运算符](https://www.cnblogs.com/anne-vista/archive/2013/04/04/2999544.html)和表达式2.3.1 算术操作符2.3.2 关系操作符2.3.3 相等关系操作符2.3.4 逻辑运算符2.3.5 按位操作符2.3.6 规约操作符2.3.7 移位操
Verilog操作符
zaifendoujiayou的博客
08-06 1108
归约运算符 归约运算符为单目运算符。被操作数是具有一定位宽的向量，操作结果为1bit。 (1) & 被操作数所有位做按位与操作 例： wire [3:0] a = 4'b1111; wire b = &a； // b=1'b1; (2 ) ~& 被操作数的所有位先做归约与操作，再取反 (3) | 被操作数所有位做按位或操作 (4）~| 被操作数的所有位先做归约或操作，再取反 (5) ^ 被操作数所有位做逻辑异或操作
verilog | 附 操作符
JifengZ9的博客
06-20 4517
附：操作符 2020年2月26日 15:36 -算数操作符： -双目：加减乘除、求幂、取模。均同C。 如果操作数的任一位为x，那么运算结果全部为x。即操作数值不确定，结果肯定不确定。 -单目：正负（单目+-优先级高于双目+-），建议使用整数或实数形式表示负数。在Verilog中负数用其二进制补码表示。 -逻辑操作符：逻辑与(&&)、逻辑或(||)、逻辑非(!)。 1、计算结果为一位：0假、1真、x不确定。 2、一操作数不为0，则等价为逻辑1；等于0，则等..
verilog中数据类型tri
最新发布
Js_cold的博客
11-05 673
Verilog中的tri类型是一种三态网络数据类型，主要用于模拟多驱动源的总线连接。作为wire的别名，tri具有相同的语法功能，但能更清晰地表达多驱动场景。其特性包括：可以同时被多个源驱动，冲突时相同值取该值、不同值产生X、高阻态被忽略。典型应用包括总线仲裁、双向数据总线和多处理器系统等场景。tri类型的主要优势在于提高代码可读性，明确表达设计意图，但在实际使用时需要注意仿真行为、综合实现和必要的冲突测试。这种数据类型特别适用于需要多模块共享通信通道的数字电路设计。
＜Verilog＞ 语法技巧：数据位操作
杰克拉力船长个人博客
08-14 5472
＜Verilog＞ 数据位操作：移位、位拼接、动态/静态位截取
verilog中的操作符
热门推荐
weixin_42905573的博客
05-03 1万+
verilog中的操作运算符如下：1，算数操作符； 2，关系操作符；3，相等操作符； 4，逻辑操作符；5，按位操作符； 6，归约操作符；...
verilog之赋值和逻辑操作符号
richardhuang1123的专栏
12-01 3922
always @*   val = 0; end 是无法赋值的。因为只有敏感变量发生改变才会赋值 && || !这些都是逻辑操作符，用于逻辑连接，结果是true或者false; & | ~等是bitwise操作符，称为位逻辑操作符，其操作结果可以是缩减后的单bit逻辑或者多bit逻辑。
Verilog学习笔记（完整版）
the-mote的博客
08-24 1395
IC概述摩尔定理晶体管数量24个月翻一倍，芯片性能18月翻一倍IC分类MSILSIVLSIULSI层级描述function：系统级、行为级，RTLlogiccircuitlayout自上而下IC设计方法发展CAD：传统电路验证工具，不能分析公差和验证功能低速电路仿真HW：16-bit 电脑SW：交互式原理图/布局编辑和设计规则检查解决了数学电路方程问题SPEICE：第一个电路仿真程序第一个版本：SPICE2G。
Verilog学习笔记
GtomajorTom的博客
05-18 1170
Verilog的基本设计单元是“模块”(block)。一个模块是由两部分组成的，一部分描述接口，另一部分描述逻辑功能，即定义输入是如何影响输出的。 运用模块化的思想，分别写出与门和非门的模块代码 综上可实现图示电路 通过上面的例子可见: • Verilog HDL程序是由模块构成的。每个模块的内容都是嵌在module和endmodule两个语句之间。每个模块实现特定的功能。模块是可以进行层次嵌套的。因此, 大型的数字电路设计可分割成不同的小模块来实现特定的功能,最后通过顶层模块调用子模块来实现整体功
Verilog-HDL学习笔记
04-26
### Verilog-HDL 学习笔记综合解析 #### 一、Verilog HDL 的标准化历程与基本描述方式 - **标准化历程**： - **首次提出时间**：1983年，Verilog HDL 作为一种硬件描述语言首次被提出。 - **标准化时间**：1995...
高效学习，Verilog文件操作要点速览
dpwkj的博客
07-22 1635
在FPGA开发中，Verilog文件操作是一项不可或缺的技能。它不仅涉及到基本的文件读写，还涉及到复杂的数据存储和处理。本文将详细介绍Verilog文件操作的各个方面，并提供代码示例，帮助读者从入门到精通。
Verilog HDL语法入门系列（四）:Verilog的语言操作符规则(下)
FPGA入门到跑路
06-25 1349
微信公众号获取更多FPGA相关源码：# 7.移位操作符。
FPGA学习笔记（2）——Verilog语法及ModelSim使用
qq_45362336的博客
05-03 2536
（2）if/else要配对以免产生latch（锁存器），case的状态如果没有给完全，必须要给default，否则也会生成latch。6、运算符：算数运算符（+ - * / %）、关系运算符（> < >= <= ==!移位运算符（<< >> ，例子：8’b11110000 >>2 = 2’b00111100,0填充）、拼接运算符（{}）b:c，a为真，选择b，否则选择c）、位运算符（~ & | ^）、（2）线网类型：表示结构实体之间的物理连线，此变量不能存储值，它的值由驱动它的元件所决定。
verilog中采用{}移位的理解
Welcome
08-14 4730
这里写一个简单的例子： reg[2:0] led; always @(posedge clk or negedge reset) begin if(!reset) led <= 3'b001; else led <= {led[1:0],1'b0}; end 主要在代码：led 这里{led[1:0],1'b0}组成了一个新的3bit数据： 将led[1:0]和
verilog 移位运算符 说明_Verilog HDL基础教程之：数据类型和运算符
weixin_39874379的博客
01-12 2282
6.移位运算符在Verilog HDL中有两种移位运算符。：(左移位运算符)>>：(右移位运算符)其使用方法如下：a >> n;a n;a代表要进行移位的操作数，n代表要移几位。这两种移位运算都用0来填补移出的空位。下面举例说明：module shift;reg [3:0] start, result;initial beginstart = 1; //start在初始时...
Verilog学习--移位操作符、原码补码
I_learn_code的博客
07-05 1966
移位操作符，原码补码
25，Verilog-2005标准篇：移位运算符
FPGA_LOVE的博客
06-23 833
右移运算符 >> 和 >>> 应将其左操作数向右移动，移动的位数与右操作数的位数相同。如果结果类型为无符号，算术右移应将空出的位填为零，如果结果类型为有符号，则应使用左操作数最高位（即符号位）的值来填充空出的位。左移运算符
Verilog HDL的语言--运算符,变量
think ofu
07-31 1686
（2）reg型，默认为不定值x。 寄存器是存储单元的抽象，寄存器数据类型的关键字是reg。常用来表示always模块内的指定信号，代表触发器。在always模块内被赋值的每一个信号都必须定义成reg型。格式与wire型类似: reg [n-1,0] 数据名1，数据名2，…数据名i； reg [n,1] 数据名1，数据名2，…数据名i； reg数据可以赋正值，也可以赋负值。但是当一个reg数据是一...
verilog向量位选择
Master_0_的博客
11-09 1414
verilog向量位选择 1.常用方式 x=data[3:0]; 这里表示data的后4位选择。在这种方式中a,b必须为常数，不能是一个变量。 2.含有变量的方式 data[0 +:8]和data[7:0]是等价的 data[15 -:8]和data[15:8]是等价的。 //在这里0和15就可以为变量，比如： integer i; always @( *) begin i = sel; out = in[(4*i)+:4]; end ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值