数字电路文章收藏

最新推荐文章于 2026-01-07 09:17:22 发布
原创 最新推荐文章于 2026-01-07 09:17:22 发布 · 141 阅读 · 0 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

本文详细介绍了如何在FPGA平台上设计和实现小数分频器，探讨了其在电子技术领域的应用，为工程师提供了实用的设计方法和技术指导。
bizarre07
关注
为什么二极管在不同位置输出电压不同（数字逻辑电路）
**My Coding Family**
01-16 724
二极管在不同位置输出电压不同的主要原因在于其。
嵌入式工程师成长之路（2）——电路设计
热门推荐
云轩阁
01-26 12万+
为什么你的电源模块总是发热炸机？DC/DC和LDO选型的“潜规则”你踩坑了吗？ LM2596降压芯片用错电容导致输出振荡？LED恒流驱动设计让灯珠寿命缩水50%？24V转12V方案成本超预算被老板狂喷？——这些血泪教训，谁能懂得！
如何用Multisim设计数字电路？
**My Coding Family**
03-15 1427
🏆本文收录于「编程与技术实战」专栏，此专栏涵盖了C/C++编程、人工智能、数据结构、机器学习等技术领域的内容，助你早日登顶实现财富自由🚀；同时，欢迎大家关注&&收藏&&订阅！持续更新中，up！up！up！！
数字电路基础与PLC接口设计：手把手教程（从零实现）
weixin_42591908的博客
12-23 864
深入讲解数字电路基础知识及其在PLC接口设计中的实际应用，通过一步步实操演示，帮助初学者掌握信号传输、逻辑门电路与工业控制系统的连接方法，打通理论到实践的关键环节。
【数字电路基础】CMOS晶体管的延时
老白
11-13 3420
重点讲解数字电路中的有关时间的基本概念
漫画描述数字电路之时序电路
strongerHuang
05-26 788
关注+星标公众号，不错过精彩内容编排 | strongerHuang来源|巧学模电数电单片机1什么是时序电路？组合电路是根据当前输入信号的组合来决定输出电平的电路，换言之，就是现在的输...
【电子系课设】数字电路课设—知识总结！建议收藏！
银尘博客
07-08 9008
文章目录一、课程设计任务和要求二、方案设计三、单元模块设计四、遇到问题及解决五、整体设计电路图 一、课程设计任务和要求 用中小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下： 1．由晶振电路产生1Hz 标准秒信号。 2．秒、分为00—59六十进制计数器。 3．时为00—23二十四进制计数器。 4．周显示从1—日为七进制计数器。 5．可手动校正：能分别进行秒、分、时、日的校正。只要将开关置于手动位 置，可分别对秒，分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。 6．整点报时。整点报时电路.
数字电路实验怎么接线视频讲解_利达：气体灭火接线示意图
weixin_39635648的博客
11-02 1605
1LD1001EN火灾声光警报器2LD1001EN(F)火灾声光警报器(非编码型)3LD1200A紧急启停按钮4LD1200EN紧急启停按钮5电磁阀、压力开关(连接LD5503EN、LD5506EN气体灭火控制器、LD5505EN中继模块)6电磁阀、压力开关(连接LD5507EN火灾报警控制器/气体灭火控制器)7放气指示灯、警铃8LD5503EN、LD5506EN气体灭火控制器、LD55...
数字电路（数电）期末考试按题型复习导航（最新版）
吾为热爱计科，致力于知识分享的践行者，此博客是我在这条道路上留下的足迹。
06-18 1006
步骤建议Step 1回顾课本+笔记，构建知识框架Step 2按题型分类练习历年真题Step 3查漏补缺，重点突破大题难点Step 4模拟考试，限时训练提升速度与准确率。
数字电路技术可能出现的简答题_2013年9月份考试数字电子技术第二次作业
weixin_39608478的博客
12-21 481
下载word有问题请添加微信号:xuecool-com或QQ：370150219处理(尽可能给您提供完整文档)，感谢您的支持与谅解。以下是由77cn范文大全为大家整理的2013年9月份考试数字电子技术第二次作业的相关范文，本文关键词为2013年,9月份,考试,数字,电子技术,第二次,作业,20，您可以从右上方搜索框检索更多相关文章，如果您觉得有用，请继续关注我们并推荐给您的好友，您可以在综合文库中...
我们身处的“数字逻辑”世界，浅谈“数字电路”。从零基础到精通，收藏这篇就够了！
A1_3_9_7的博客
01-17 543
也许你还没有意识到，我们人类其实一直生活在“数字”的世界里，老祖宗发明了“度、量、衡”（这本质上就是模数变换器-ADC），就把世间能够感知到的一切“物”进行了量化，比如身高1米78的小张同学到超市买了3斤6两苹果、中午11点30分要赶去北京的高铁。。。虽然我们面对的自然界的对象是“模拟“（Analog）的，也就是说连续的量，但我们大脑里处理的信息，相互之间交流的信息，都已经转变成了量化的、不连续的数字量（Digital）。对连续的量进行量化，大大方便了我们对信息的处理，这包括了我们的逻辑判断（如果。
滤波电路大全收藏以备不时之需 硬件工程师电路分析物联网模电单片机嵌入式技术.doc
09-22
本篇文章将详细介绍滤波电路的种类、工作原理以及在不同领域的应用。 1. 滤波电路的分类： - 低通滤波器：允许低频信号通过，阻止高频信号，常用于平滑信号或去除高频噪声。 - 高通滤波器：让高频信号通过，抑制...
FPGA教程系列-Vivado AXI串口仿真测试
fantasygwh2015的博客
01-06 968
串口作为常用的三大低速总线（UART、SPI、IIC）之一，在设计众多通信接口和调试时占有重要地位。串口（UART）全称通用异步收发传输器（Universal Asynchronous Receiver/Transmitter)，主要用于数据间的串行传递，是一种全双工传输模式。它在发送数据时将并行数据转换成串行数据来传输，在接收数据时将接收到的串行数据转换成并行数据。“异步”两个字即意味着在数据传递的两个模块之间使用的不是同步时钟。
XIlinx FPGA使用LVDS的电源与电平关键指南
最新发布
s0907136的博客
01-07 840
摘要：本文总结了Xilinx 7系列、UltraScale/UltraScale+ FPGA及MPSoC器件使用LVDS接口的关键注意事项。重点包括：1) HP Bank的LVDS输出需1.8V VCCO，HR/HD Bank需2.5V；2) LVDS输入允许VCCO不匹配但需禁用内部终端电阻；3) 不支持原生LVDS_33标准；4) 双向LVDS必须严格匹配VCCO电压；5) 必须确保信号电平符合器件规范。文末提供了包含Bank类型确认、方向判断和电压检查的实施清单。
FPGA的新一代调试验证工具：forgedaX软件使用指南
复及科技的博客
01-01 695
用自动化的“笨”软件，让数据可见，为工程师搭建数字逻辑世界与芯片真实物理世界快速沟通的桥梁，不只是提升设计生产力。
真双端口RAM在FPGA中使用
GateWorld的博客
01-05 857
真双端口RAM(TDP BRAM)是FPGA中的高性能存储资源，具有独特优势但也存在风险。其最大特点是支持两个端口同时对任意地址进行独立读写操作，能实现真正的并行存取和带宽加倍，适用于高性能计算、无锁通信缓冲区等场景。然而，使用时需特别注意同一地址读写冲突问题，这会导致数据不一致，是最隐蔽的危险源。此外，TDP BRAM还存在时序收敛难度大、布线压力高和功耗增加等问题。建议仅在必须实现复杂数据交互时使用，并严格遵守冲突规避原则、加强仿真验证和精准时序约束。
专业fpga定制开发解决方案
unicrom的博客
01-06 367
FPGA技术凭借其并行计算和硬件可重构特性，在工业自动化、AI、5G通信等领域快速发展，2025年市场规模预计超100亿美元。但FPGA开发面临技术门槛高、人才稀缺、流程复杂等挑战。深圳市由你创科技提供从硬件设计到系统集成的全流程FPGA开发服务，拥有100+人专业团队和2000㎡研发中心，在工业控制、医疗电子等领域积累了丰富经验。公司采用标准化开发流程和透明化管理，确保项目按时交付，并提供1年免费维护服务，已成为行业标杆服务商。
在 FPGA 里跑 SDR 和 FT8：一个 32 MHz 全频谱无线电的硬核实现
OpenFPGA的博客
01-06 247
I2S_Transmitter IP 来自 http://www.harald-rosenfeldt.de/2017/12/30/zynq-create-an-i2s-transmitter-to-send-audio-signals/Panoradio (https://panoradio-sdr.de/panoradio-sdr/) 的功能远超我们想要构建的系统（100 MHz 频谱，16 位采样），而且它的组件（FPGA 板、A/D 板）也贵得多。请参阅本文开头框图中的频谱 DDC（缩放 FFT）。
FPGA Memory使用中的十大关键陷阱
GateWorld的博客
01-03 618
FPGA内存使用十大陷阱与对策 FPGA内存使用中存在诸多隐藏陷阱，包括：Block RAM输出寄存器导致的读延迟、分布式RAM异步读与同步写冲突、跨时钟域FIFO深度计算不足、未初始化内存内容不确定、字节使能隐式行为差异、双端口RAM时钟相位问题、布局布线导致的访问时间变异、内存切换活动功耗被低估、工具推断与IP例化不一致，以及测试覆盖率不足导致的极端情况漏检。应对策略包括明确配置参数、避免读写冲突、增加设计余量、严格初始化、添加时序约束、优化布局、功耗预估和充分验证等。
数字钟的ad原理图csdn
04-12
- 筛选条件：选择阅读量>1000、收藏数>100的高质量文章 2. **推荐教程特征** - 包含AD工程文件下载（.PrjPcb格式） - 展示层次化原理图设计（Sheet Symbol应用） - 标注关键参数：如数码管限流电阻计算$R = \...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值