
FPGA
文章平均质量分 62
bigint6904
这个作者很懒,什么都没留下…
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
FPGA与CPLD
FPGA基于SRAM的架构,集成度高,以LE(包括查找表、触发器及其他)为基本单元,有内嵌Memory、DSP等,支持IO标准丰富。具有易挥发性,需要有上电加载过程。在实现复杂算法、队列调度、数据处理、高性能设计、大容量缓存设计等领域中有广泛应用,如Altera Stratix系列。 CPLD基于EEPROM工艺,集成度低,以MicroCell(包括组合部分与寄存器)为基本单元。具有非挥发特性,可原创 2007-07-26 15:13:00 · 949 阅读 · 0 评论 -
Xilinx ISE中的DCM的使用
Clocking Wizard - General SetupUse the General Setup dialog box to configure the Digital Clock Manager (DCM).The primitive the Architecture Wizard will use to implement the DCM function depends转载 2007-08-09 21:05:00 · 12576 阅读 · 0 评论 -
锁相环的原理
1.锁相环的基本组成许多电子设备要正常工作,通常需要外部的输入信号与内部的振荡信号同步,利用锁相环路就可以实现这个目的。锁相环路是一种反馈控制电路,简称锁相环(PLL)。锁相环的特点是:利用外部输入的参考信号控制环路内部振荡信号的频率和相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟踪,所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中,当输出信号的频率与输入信号的频率转载 2007-08-09 18:49:00 · 4248 阅读 · 1 评论 -
Modelsim完全链接ISE仿真库方法
1. 先将modelsim.ini改成存档格式(取消只读模式),2. 在DOS环境中,进入Xilinx的根目录,然后依次进入bin,nt目录.3. 运行compxlib -s mti_se -f all -l all -o d:/EDA/modeltech_5.8c/xilinx_libs 注意:需要根据你安装的modelsim目录更改d:/EDA/modeltech_5.8c然后就ok了,就可转载 2007-08-09 23:18:00 · 1593 阅读 · 0 评论 -
verilog读取的二进制与十六进制文件的格式问题
今天一个上午的时间,都被这个问题所困扰,在网上查询十六进制文件的一般格式,都是这么说的,文件由一条条的记录组成,每条记录都有固定的几个部分组成。具体的格式如下::10008000AF5F67F0602703E0322CFA92007780C361:1000900089001C6B7EA7CA9200FE10D2AA00477D81:0B00A00080FA92006F3600C3A00076CB原创 2007-08-12 14:46:00 · 19046 阅读 · 0 评论 -
pwm的基本概念
脉宽调制PWM是开关型稳压电源中的术语。这是按稳压的控制方式分类的,除了PWM型,还有PFM型和PWM、PFM混合型。脉宽宽度调制式(PWM)开关型稳压电路是在控制电路输出频率不变的情况下,通过电压反馈调整其占空比,从而达到稳定输出电压的目的。PWM技术的基本原理 随着电子技术的发展,出现了多种PWM技术,其中包括:相电压控制PWM、脉宽PWM法、随机PWM、SPWM法、线电压控制PWM等,而在转载 2007-08-15 20:34:00 · 3693 阅读 · 0 评论