Bellwen的博客

本章节介绍了FPGA中总线协议，AMBA协议、APB协议、AHB规范、AXI４协议规范概述，以及它们之间的关系。简而言之：AMAB包含APB、AHB、AXI；AXI4是AXI第四个版本性能更好；性能：AXI > AHB > APB，对应的使用场景也不同AXI4的协议内容和功能十分重要，对于zynq的学习十分重要，协议的具体内容和代码实现，下个章节再来描述。

ZYNQ-7000 SoC在相较于传统的嵌入式系统硬件平台主要在性能（加速），功耗（低），延迟（低），成本（相对低，可编程硬件方面）有明显优势。PL实现软件加速，性能更高、功耗相对于使用arm低，延迟低，同时需要注意是PL端实现软件算法功耗低是因为没有使用arm，没有使用外部的存储器，如果使用了则功耗跟arm一样或更大；同时跟传统的嵌入式系统平台比具有可编程硬件的优势，能够实现在PL重新编程替换掉原来的硬件算法。

本章节对于FPGA PS 端SD卡文件数据读取处理进行了记录，主要还是防坑记录，毕竟自己也是找了不少资料才完成。还有一些待完善内容，包括：文件读取数据存DDR，从DDR读出来处理后再存回DDR，然后再把处理好的数据传给PL端进行操作。

还得练，要熟练使用modelsim进行仿真，因为比vivado快。要会写仿真代码文件，继续多练。结合协议时序实现UART收发器也算完结了。

串口顶层模块UART_TOP、例化PLL、UART_FIFO、uart_drive，功能实现，数据缓存先进先出fifo实现，fifo使能控制等功能实现。

串口驱动模块uart_drive实现，功能包含实现，同时例化uart_rx、uart_tx。

串口接收模块uart_rx实现，涉及计数器，移位拼接依次获取数据，握手有效判断，判断是否数据接收完毕，校验位计算等功能实现，具体可对照代码详细注释。

串口发送模块uart_tx的功能实现，代码根据协议和时序进行实现，采用了握手来控制发送数据，具体详情可参考代码注释内容。

通过对照UART协议和时序，以及规划好的架构框图来一步步从小到大实现整体功能。

电平标准注意事项笔记总结，方便后续项目开发中的细节处理。

此篇文章进行笔记记录，加深对fpga开发的理解，熟悉verilog语法内容，同时熟悉项目开发时verilog代码基本流程套路。

FPGA-基于I2C协议的EEPROM驱动控制，内容知识包括I2C的物理层的理解、协议层。协议层内容包括整体时序图、设备器件地址与存储地址、I2C的读写操作。I2C的读写操作中包括单字节写操作、页写操作、随机读操作、顺序读操作，其中还包括各自的时序图，各自的时序操作流程；其实就是读写单字节还是多字节的一个操作知识内容主要参考：FPGA Verilog开发实战指南、野火的学习资料代码实战参考：野火征途开发板代码或ALINX的AX7010。