coder

STM32F207笔记/********************************        NVIC        ***********************************/    主要特征：        拥有81个中断源        //不包括16个内部异常；标准M3可最多拥有240个中断源        16级可编程优先级        //标准M

lwip从逻辑上看也是分为4层：链路层、网络层(IP、ARP、（ICMP、IGMP这两个协议是网络层的补充协议，并不严格属于网络层）)、传输层(TCP、UDP)、应用层，基本等同TCP/IP，只是各层之间可以进行交叉存取，没有严格划分。协议汇总：    1. ARP协议：根据IP地址获取物理地址MAC的一个TCP/IP协议一个典型的lwip系统包含3个进程：首先是上层应用程序进程，然后

ARP缓存表/*****************************************************************************************************************ARP协议的核心是ARP缓存表，ARP的实质就是对缓存表的建立、更新、查询等操作lwip通过数组的方式来创建缓存表    struct etharp

数据包结构/*****************************************************************************************************************struct pbuf{    struct pbuf *next;    // 指向下一个pbuf结构    void *payload  

//---------------------------------------------------------------------------------------------------分散加载文件（scatter file）:该文件用来指定ARM链接器在生成可执行文件时如何分配RO\RW\ZI等数据的存放地址分散加载区域分为两部分：加载区；执行区。每个加载区可以创建一个或多个执行...

/**************************************************************************************************************************                                                任务管理部分        ***************...

w5500以太网控制器，集成TCP/IP协议栈、10/100M以太网数据链路层（MAC）、物理层（PHY），因而实现了TCP/IP4层协议中的3层，用户只需要实现最上层的应用层就行。接口：w5500使用SPI与主机通讯，本身作为SPI从机工作；w5500仅支持SPI协议中的模式0和3（数据都是在时钟上升沿锁存，下降沿输出），两者唯一区别是非活动状态下，时钟信号的极性；w5500的MOSI和MISO...

——以MT41J128M16为例1.内存芯片寻址基本原理：先指定bank地址，再指定row地址，最后指定colum地址。DDR3目前基本都是固定8bank设计，行、列地址长度跟容量有关2.内存的3种频率指标：-核心频率：内存cell阵列的工作频率，内存的真实运行频率。-时钟频率：内存本身不会产生频率，而是由主板（AM3352）提供，该差分频率就是时钟频率-有效数据传输频率：数据的传输频率。3者关系...

SD卡FAT32文件系统/*****************************************************************************************************************************************************************************一 通用概念（适用于硬盘、U...

/*******************************************************************************/********************************************************************************    *        Cortex-M0+专用外设总线（PPB

/********************************************************************************************************    目前常用的ARM汇编有2种：ARMASM和GNU ARM ASM,二者略有不同，以下以GNU ARM ASM为主                        *******

cache(高速缓冲存储器)：cache是位于CPU和DRAM之间，通常由SRAM构成的规模小存取速度快的存储器write buffer(写缓冲区)：由于高速CPU和低速外围设备间的执行效率不同步问题，产生了写缓冲区，用于优化向主存储器中的写入操作cache有3种分类标准：    1.    data cache         instruction cache    2.

ARM CPU地址转换涉及三种地址：虚拟地址VA，变换后的虚拟地址MVA，物理地址PA.启动MMU后    CPU核心看到和用到的只是虚拟地址VA    Cashes和MMU看不到VA,只能看到和使用MVA,Z转换得到PA    实际设备看不到VA、MVA，使用的是PAVA和MVA转换关系：    如果VA    if（VA        MVA = VA |

TIMER:    1. 定时器2被用来做OS时钟节拍    2. 定时器7被用于USB，其他任务尽量不用    3. 2、3、4、7类似UART:    1. 波特率范围：300bps—— 3.6864Mbps    2. UART1~5 不支持wake-up功能，只有UART0支持；UART1支持全调制功能    3. UART0 时钟来源: pd_wkup_L4_

网络接口结构/*****************************************************************************************************************网络接口管理属于链路层范畴，lwip使用一个名为netif的网络接口结构来描述各种网络设备，定义如下    struct netif{