- 博客(2)
- 收藏
- 关注
RSS订阅原创 verilog 学习：简单的adder + tb 搭建与错误记录
上面的写法module adder(a,b,sum);这里已经定义了a，b，sum为单bit wire类型的数据，但是方向没有定义。接下来定义了信号的方向，但是在line 54-56重新定义了信号的位宽，这里就可能出现问题。有效的写法是在模块端口声明时就定义好位宽和方向。endmodule对于a、b、sum信号的混乱定义与使用，会导致很多问题。
2024-09-22 21:13:05
506
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人