
ADC/DAC
文章平均质量分 65
LEEE@FPGA
这个作者很懒,什么都没留下…
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
verilog 实现PWM DAC
PWM 采用任意宽度的输入值,并创建只有一位宽度的输出。使用自由运行计数器的 PWM,这是能做的最简单的 PWM。module PWM( input clk, input rs...原创 2021-07-01 11:35:00 · 1565 阅读 · 1 评论 -
Verilog实现一阶sigma_delta DAC
一阶 sigma-delta 调制器类似于 PWM,但如果需要对其进行滤波,则具有更好的频率响应,因为它具有更高的频率输出内容。创建一阶 sigma-delta 调制器的最简单方法是使用硬...转载 2021-07-06 11:30:00 · 2846 阅读 · 0 评论 -
Sigma-Delta 调制
将delta调制器修改为sigma-delta调制器可以解决上述问题。 Sigma-Delta 调制 (SDM) 的开发始于 1960 年代,以克服 delta 模拟的局限性。 Sigma-delta 系统量化当前 sigma 与先前差值的 sigma(总和)之间的 delta(D,差值)(它是一个闭环反馈系统)。积分器放置在量化器的输入端;信号幅度在变化的频率下是恒定的(类似于频率调制,FM)。因此SDM也被称为脉冲密度调制器(PDM,相当于PWD)。与 PCM 一样,SDM 直接量化信号,而不是像增量调原创 2021-07-30 16:45:41 · 4712 阅读 · 0 评论 -
Delta调制
差分脉冲编码调制是一种量化信号导数的技术。 当采样周期之间的信号变化很小时,可以减少量化器的字长。 使用非常高的过采样率,采样周期之间的变化非常小,因此量化器可以减少到低位。 1 位 DPCM 编码器称为增量调制器 (DM, delta)。 换句话说,DM 对信号幅度的差异而不是信号幅度本身进行编码。 DM 的另一个名称是脉宽调制 (PWM)。图 2 显示了一个增量调制编码器; 它被称为单积分调制器。 将输入信号与积分输出脉冲进行比较,并将增量(差值)信号应用于量化器。 当差信号为负时,量化器产生一个正脉原创 2021-07-30 17:13:56 · 1244 阅读 · 0 评论 -
Sigma-Delta数模转换器的设计与实现
1 简介数字信号处理已经发展到复杂的水平,带来了更稳健、噪声不敏感、可靠性、可测试性和更好的生产良率等优势。为了将所有这些优点带入现实世界的应用中,需要将数字域信号转换为现实世界的模拟域表示,并将现实世界的模拟信号转换为数字域表示。Sigma-Delta 调制器 (SDM) 已成为实现高分辨率数模转换器 (DAC) 的流行方法;该方法使用过采样和噪声整形来抑制信号频带中的量化噪声。 SDM 的主要优点是其固有的线性度和稳健的模拟实现。 SDM 的这些特性使其对许多应用非常有吸引力。现场可编程门阵列 (原创 2021-09-06 18:46:53 · 2482 阅读 · 0 评论 -
Sigma-Delta数模转换器的设计与实现(2)
1. 三阶级联 SDM数模转换主要通过过采样时钟速率的全数字 SDM 环路实现。 具有 16 位字长的数据流可以转换为一位数字信号,从而保留基带频谱。在这项工作中,所提出的设计方法使用了如图 6 所示的误差反馈结构。这里的量化误差 E 是通过从 DAC 输出中减去内部 ADC 的输入以模拟形式获得的; E 然后通过 Hf(z) 滤波器 [7] 反馈到输入。 在这个结构中,我们可以发现截断误差的负值(由被忽略的 LSB 组成)代替 MSB 输出通过具有传递函数 Hf(z) 的滤波器反馈到输入。 误差反馈原创 2021-09-07 11:41:26 · 1025 阅读 · 0 评论 -
Sigma-Delta数模转换器的设计与实现(3)
1 三阶双量化MASH-SDM高阶噪声整形存在稳定性问题,克服这一问题的方法之一是采用低阶单环调制器级联的级联结构来设计高阶调制器。级联结构的每个单环调制器转换前一个调制器的量化误差;除最后一个单回路调制器外,其他所有调制器的误差均被数字消除。本节提出了一种采用双量化DAC结构和误差反馈拓扑实现的三阶级联调制器。图9显示了双量化DAC体系结构。在该系统中,由于单比特噪声整形环路而产生的大量化误差e1的负值被馈入校正路径,在该路径中被截断为M比特(M>1)。t然后将定位误差转换为模拟形式,在模拟滤原创 2021-09-07 14:20:19 · 1233 阅读 · 0 评论