26、0.6μm CMOS结构的ESD鲁棒性研究

0.6μm CMOS结构的ESD鲁棒性研究

1. 研究背景与目的

在亚微米技术中，静电放电（ESD）是一个严重威胁设备可靠性的问题。开发新的ESD保护结构，需要深入了解结构在ESD放电下的行为，以及布局参数对ESD鲁棒性的影响。本次研究聚焦于0.6μm工艺的CMOS结构，对以下三种不同结构进行了ESD鲁棒性测试：
- 典型的LDD MOSFETs（栅极宽度为10μm）。
- 具有深P注入的MOSFETs。
- 带有或不带有场氧化层上多晶硅栅极的横向双极晶体管。

2. 实验结构与方法

2.1 实验结构

• 常规LDD MOSFET（TRO1） ：通过低剂量（2×10¹³cm⁻²）n⁻ P注入获得LDD结轮廓，在沉积0.3μm TEOS间隔层之前与栅极自对准进行注入。通过进一步的B注入增加沟道区域的掺杂以调整阈值电压。
• 无LDD MOSFET（TR05） ：在间隔层形成之前，在漏极侧进行高剂量P注入（10¹⁵cm⁻²），与栅极自对准。形成的n扩散足够深以嵌入下一个n⁻ LDD注入，并且在源极和漏极周围形成P掺杂的渐变结。
• 横向双极晶体管（PAR01） ：基极掺杂由场氧化层生长之前进行的B隔离注入提供。当存在多晶硅栅极时，它与场氧化层边缘或n⁺扩散的间距为0.6μm，以避免薄氧化区域。

2.2 实验方法

• 开启时间测量 ：保护结构的开启时间测量能提供与ESD鲁棒性相关的重要信息。较短开启时间的器件对带电设备模型（CDM）ESD放电具有更高的鲁棒性。开启时间应短于CDM ESD放电时间（1 - 5ns），以便器件有足够时间开启并钳位放电电压，防止栅氧化层击穿。
• ESD应力测试 ：
  • HBM - ESD测试 ：按照军事标准和EOS/ESD标准进行，对器件漏极施加单个正HBM放电，从50V开始，以50V为步长，同时将其他端子接地。
  • sCDM - ESD测试 ：施加单个负sCDM放电，从 - 25V开始，以 - 25V为步长。每次步骤后监测二极管的反向电流。HBM和sCDM失效电压（VHBM和VCDM）定义为在5V下测量的泄漏电流高于1μA后的放电电压。为便于比较，将VHBM和VCDM除以器件宽度（μm）进行归一化。
• 失效分析 ：基于发射显微镜（EMMI）和扫描电子显微镜（SEM）进行失效分析。

3. 实验结果

3.1 开启时间测量结果

不同器件的开启时间与栅极长度Lg的关系如图所示。随着Lg增加，开启时间减小。对于TR05器件，Lg包含栅极下P注入的扩散，因此有效栅极长度需将标称Lg减去0.4μm。当Lg = 2μm时，TR05和PAR01器件的开启时间相似，而TRO1的开启时间较高。这可能与寄生双极晶体管的作用有关，TRO1器件中n⁺/p/n⁺区域存在寄生BJT，在寄生双极作用期间会分流低电场n⁻ LDD扩散。

3.2 HBM和CDM ESD测试结果

• PAR01器件 ：单位宽度的ESD鲁棒性非常低，VHBM和VCDM（绝对值）随Lg增加而增加，这与预期相反。
• TRO1器件 ：ESD鲁棒性高于PAR01。VHBM与Lg的关系呈非单调曲线，在Lg达到1.2μm之前增加，之后减小。
• TR05器件 ：HBM和sCDM的ESD鲁棒性都相当高，且两者的ESD鲁棒性都随Lg增加而降低。

不同器件的ESD鲁棒性比较如下表所示：
| 器件类型 | ESD鲁棒性特点 |
| ---- | ---- |
| PAR01 | 单位宽度ESD鲁棒性极低，Lg增加鲁棒性增加（与预期相反） |
| TRO1 | 鲁棒性高于PAR01，VHBM先增后减 |
| TR05 | 鲁棒性高，HBM和sCDM鲁棒性随Lg增加而降低 |

3.3 失效分析结果

• PAR01器件 ：HBM ESD应力测试后，损伤局部化，未在宽度上扩散，与EMMI测量结果一致。
• TR05器件 ：HBM和sCDM ESD应力测试后的失效机制相似，表现为接触处的“横向尖峰”，这是由于ESD放电期间的高横向电流密度导致的，受损的接触孔靠近栅极。
• TRO1器件 ：HBM应力测试后的损伤与TR05类似，为“横向尖峰”；sCDM ESD应力测试后，损伤垂直且深入结构，除了一些横向尖峰外，还存在“垂直”的接触退化，所有接触孔都受到影响。

4. 结果讨论

4.1 TR05器件

TR05器件具有n⁺/n⁻源极和漏极结，比典型的LDD - MOSFET（TRO1）更具抗性。其对HBM和CDM的鲁棒性随栅极长度减小而增加，这与开启时间测量结果相关。减小Lg会减小寄生双极晶体管的基极宽度，从而：
- 减少载流子渡越时间，降低开启时间。
- 增加寄生BJT的电流增益β，降低“保持电压”，减少ESD放电期间的功耗。失效机制为“横向尖峰”，表明横向寄生双极晶体管正常开启。

4.2 TRO1器件

• HBM ESD测试 ：Lg > 1.2μm时，VHBM和失效分析结果与TR05相似，表明两者在HBM ESD测试下行为相似，横向双极晶体管完全起作用。但Lg低于1.2μm时，VHBM不增加，因为结构未针对ESD测试进行优化，有源区域的高电场和面积减小会导致功耗增加和温度升高。
• sCDM ESD测试 ：主要表现为漏极/衬底结在接触处的退化，存在一些横向尖峰但主要是“垂直”退化。寄生双极晶体管未能完全发挥保护作用，sCDM ESD应力测试期间n⁺/p结的击穿可能是ESD鲁棒性较低的原因。

4.3 PAR01器件

PAR01器件的ESD鲁棒性非常低，减小栅极长度也不能增加ESD鲁棒性，表明寄生双极晶体管部分活动。SEM和EMMI分析表明，早期ESD失效可归因于结构内的电流分布不均匀。EMMI和SEM照片的相关性证明了EMMI在定位ESD失效方面的有效性。

5. 研究结论

本次研究比较了不同ESD保护结构在ESD应力下的有效性，为设计者提供了有益的建议，以获得更鲁棒的器件。同时，结合使用EMMI和SEM能够更深入地理解器件在ESD应力测试下的退化机制。通过对受应力结构的系统失效分析，获得了关于布局参数对器件行为影响的重要信息。

5.1 不同结构的失效特点

• 典型的LDD MOSFET器件的损伤主要表现为漏极/衬底结在接触处的尖峰，较浅的P注入结（n⁺ - 衬底）的击穿可能是观察到的退化原因。
• 具有深P注入源极和漏极的器件更具抗性，失效机制为横向尖峰。
• 对于采用横向双极晶体管技术的大型结构，SEM分析和发射显微镜清楚地表明，早期ESD失效可归因于结构内的电流分布不均匀。

5.2 研究方法的有效性

EMMI是一种成本较低、用户友好且测试时间快的工具，与SEM结合使用能够有效地定位ESD失效，为ESD保护结构的研究和设计提供了有力的支持。

graph LR
    A[实验结构] --> B[常规LDD MOSFET（TRO1）]
    A --> C[无LDD MOSFET（TR05）]
    A --> D[横向双极晶体管（PAR01）]
    E[实验方法] --> F[开启时间测量]
    E --> G[ESD应力测试]
    E --> H[失效分析]
    G --> I[HBM - ESD测试]
    G --> J[sCDM - ESD测试]
    H --> K[发射显微镜（EMMI）]
    H --> L[扫描电子显微镜（SEM）]

以上研究结果为进一步优化ESD保护结构提供了理论依据和实验支持，有助于提高半导体器件在实际应用中的可靠性。

6. 不同器件性能对比总结

为了更清晰地对比不同器件在ESD鲁棒性方面的表现，我们将前面的实验结果进行进一步总结，如下表所示：
| 器件类型 | 开启时间特点 | HBM ESD鲁棒性 | CDM ESD鲁棒性 | 失效机制 |
| ---- | ---- | ---- | ---- | ---- |
| TRO1 | Lg = 2μm时开启时间较高，与寄生BJT有关 | VHBM先随Lg增加到1.2μm后减小，Lg > 1.2μm时与TR05类似 | 主要是漏极/衬底结在接触处退化，有“垂直”和部分横向尖峰 | HBM测试为“横向尖峰”，sCDM测试为“垂直”及部分横向退化 |
| TR05 | 开启时间随Lg增加而减小，有效Lg需减去0.4μm | 鲁棒性高，随Lg增加而降低 | 鲁棒性高，随Lg增加而降低 | 接触处“横向尖峰” |
| PAR01 | Lg = 2μm时与TR05开启时间相似 | 单位宽度ESD鲁棒性极低，VHBM随Lg增加而增加 | 单位宽度ESD鲁棒性极低，VCDM随Lg增加而增加 | 损伤局部化，未在宽度上扩散 |

从这个表格中可以直观地看出不同器件在各个方面的差异，这对于选择合适的ESD保护结构具有重要的参考价值。

7. 对设计的启示

7.1 栅极长度的选择

• 对于TR05器件，由于其ESD鲁棒性随栅极长度减小而增加，在设计中可以适当减小栅极长度，以提高其对HBM和CDM ESD的抵抗能力。
• 对于TRO1器件，虽然在Lg > 1.2μm时与TR05有相似的表现，但当Lg低于1.2μm时，其ESD鲁棒性并不会增加，因此在设计时需要谨慎选择栅极长度，避免因过度减小Lg而导致功耗增加和温度升高。
• 对于PAR01器件，减小栅极长度并不能增加其ESD鲁棒性，所以在设计中不能单纯依靠减小栅极长度来提高其性能。

7.2 结构的选择

• 如果对ESD鲁棒性要求较高，TR05器件是一个较好的选择，因为它在HBM和CDM测试中都表现出较高的鲁棒性，且失效机制相对较为单一。
• 对于一些对成本较为敏感且对ESD鲁棒性要求不是特别高的应用场景，可以考虑TRO1器件，但需要注意其栅极长度的选择。
• PAR01器件由于其ESD鲁棒性极低，在一般情况下不建议作为主要的ESD保护结构，但在某些特殊的电路设计中，如果能够解决其电流分布不均匀的问题，也可以进行尝试。

8. 研究的局限性与展望

8.1 研究局限性

• 本次研究仅针对0.6μm工艺的CMOS结构进行，对于其他工艺尺寸的CMOS结构，这些结论可能并不适用。
• 实验中只考虑了HBM和sCDM两种ESD测试模型，实际应用中可能还存在其他类型的ESD应力，研究结果可能无法完全覆盖所有情况。
• 在失效分析方面，虽然采用了EMMI和SEM两种方法，但对于一些复杂的失效机制，可能还需要进一步的研究和分析。

8.2 展望

• 未来可以开展对不同工艺尺寸CMOS结构的ESD鲁棒性研究，以扩大研究结果的适用范围。
• 考虑更多类型的ESD测试模型，如机器模型（MM）等，以更全面地评估器件的ESD性能。
• 结合更先进的分析技术，如原子力显微镜（AFM）等，对失效机制进行更深入的研究，为ESD保护结构的设计提供更准确的指导。

graph LR
    A[设计启示] --> B[栅极长度选择]
    A --> C[结构选择]
    B --> D[TR05减小Lg]
    B --> E[TRO1谨慎选Lg]
    B --> F[PAR01减小Lg无效]
    C --> G[高鲁棒性选TR05]
    C --> H[成本敏感选TRO1]
    C --> I[特殊情况尝试PAR01]
    J[研究展望] --> K[不同工艺尺寸研究]
    J --> L[更多ESD测试模型]
    J --> M[更先进分析技术]

综上所述，本次对0.6μm CMOS结构的ESD鲁棒性研究为半导体器件的设计和优化提供了有价值的信息。通过对不同器件的性能对比和分析，我们可以更好地选择合适的ESD保护结构，提高器件在实际应用中的可靠性。同时，我们也认识到研究的局限性，未来需要进一步开展相关研究，以不断完善ESD保护技术。