babydream520的博客

原创 【无标题】

ccscscd。

原创 昆特牌所有牌

原创 cginfo.json

接触验证的人对这个文件应该不陌生，simv.daidir下有一些很奇怪的文件，cginfo.json就是其中之一，打开文件是一堆乱码。这个也并非真的json文件，而是一个zip压缩文件，一下就是解压后的内容。

原创 deraceclockdata不能处理问题一则

deraceclockdata能够保持data被先采用，从而避免了hold violation问题，但是在某些情况下，-deraceclockdata就不能够处理。笔者最近在测试latch搭建的设计中，VCS仿真器并没有识别出当前的结构是一种DFF，所以分辨不出clock/data。对于大部分的clock/data的问题，-deraceclockdata都是能够处理。对于这种方法可以使用sdf_annoatation来反标高通latch。

原创 Dynamic Test Loading

DTL采用动态链接package编译的so文件来快速的集成SOC的验证，能够在只编译package的情况下快速开发相关的test.这个链接是DTL feature的详细介绍。开局一张图，内容全靠编哈哈。

原创 Verilog: #1 Delay in RTL Designs

开关和无开关的情况下进行了仿真，结果可以查看。所以，简而言之，对于每一个大型、精密的RTL设计，都。信号通过网络（即通过电线）传播所花费的时间被称为 电线的飞行时间或。时钟到 Q 时间是时钟边沿出现后寄存器输出处于稳定状态所需的时间。这些类型的延迟用于对 RTL 中的时钟到 q 延迟进行建模。当对从输入到输出的延迟感兴趣的行为元素进行建模时，让我们看一下一个简单的移位寄存器，其传输延迟。这些更新的输出可用于。向 RTL 模型的输出添加延迟，模拟器的性能产生灾难性的影响。中的延迟相关的任何问题。

转载 MESI协议

1.Cache的写策略：1）Write through（写通）每次CPU修改了cache中的内容，Cache立即更新内存的内容2） Write back（写回）内核修改cache的内容后，cache并不会立即更新内存中的内容，而是等到这个cache line因为某种原因需要从cache中移除时，cache才会更新内存中的内容。 Write t

转载 cache的三种写操作工作方式

因为cache的内容是部分主存内容的副本，应该与主存内容保持一致。而CPU对cache的写入更改了cache内容，如何与主存内容保持一致就有几种写操作工作方式可供选择，统称为写策略。　 1．写回法（write--back）　　当CPU对cache写命中时，只修改cache的内容不立即写入主存，只当此行被换出时才写回主存。这种策略使cache在CPU－主存之间，不仅在读方向而且在写方向上都起

转载 多处理器系统MESI cache一致性协议

一致性要求是指，若cache中某个字被修改，那么在主存（以及更高层次）上，该字的副本必须立即或最后加以修改，并确保它者引用主存上该字内容的正确性。 　　当代多处理器系统中，每个处理器大都有自己的cache。同一主存块的拷贝能同时存于不同cache中，若允许处理器各自独立地修改自己的cache，就会出现不一致问题。解决此问题有软件办法和硬件办法。硬件办法能动态地识别出不一致产生的条件并予以及时处

转载 为什么要用Memory barrier

http://scriptogr.am/yifan/post/whymb